在現(xiàn)代的通信及基于FPGA的圖像數(shù)據(jù)處理系統(tǒng)中，經(jīng)常要用到大容量和高速度的存儲(chǔ)器。SDRAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。在各種的隨機(jī)存儲(chǔ)器件中，SDRAM的價(jià)格低，體積小和速度快，容量大等優(yōu)點(diǎn)而獲得大家的青睞。

SDRAM功耗來(lái)源

SDRAM內(nèi)部一般分為多個(gè)存儲(chǔ)體，通過(guò)行、列地址分時(shí)復(fù)用，系統(tǒng)地址總線對(duì)不同存儲(chǔ)體內(nèi)不同頁(yè)面的具體存儲(chǔ)單元進(jìn)行尋址。SDRAM每個(gè)存儲(chǔ)體有即激活狀態(tài)和關(guān)閉狀態(tài)2個(gè)狀態(tài)，。在一次讀寫訪問(wèn)完畢后，維持存儲(chǔ)體激活狀態(tài)稱為開(kāi)放的頁(yè)策略（open-page policy） ，頁(yè)面寄存器中保存已經(jīng)打開(kāi)的行地址，直到它不得不被關(guān)閉，比如要執(zhí)行刷新命令等;訪問(wèn)完畢后關(guān)閉存儲(chǔ)體稱為封閉的頁(yè)策略（close-page policy）。

為了更好地決定選擇哪種策略，需要熟悉SDRAM 功耗的特點(diǎn)。SDRAM的功耗主要有激活關(guān)閉存儲(chǔ)體、讀寫和刷新3個(gè)來(lái)源。在大部分程序中，激活關(guān)閉存儲(chǔ)體引起的功耗占到訪存操作的總功耗的一半以上I3。圖1給出了對(duì)同一SDRAM行進(jìn)行讀寫時(shí)，采用開(kāi)放的頁(yè)策略和封閉的頁(yè)策略的功耗比較（假設(shè)激活關(guān)閉存儲(chǔ)體一次消耗功耗為1） ，經(jīng)計(jì)算可知，若連續(xù)的幾個(gè)讀寫操作在同一行，采用開(kāi)放的頁(yè)策略可以節(jié)省功耗。

圖1開(kāi)放的頁(yè)策略和關(guān)閉的頁(yè)策略的功耗比較

根據(jù)上面對(duì)SDRAM功耗的特點(diǎn)的分析可知，盡量減少激活/關(guān)閉存儲(chǔ)體引起的附加功耗開(kāi)銷，是優(yōu)化SDRAM存儲(chǔ)系統(tǒng)功耗的根本，另外不能忽視一直處于激活狀態(tài)的存儲(chǔ)體帶來(lái)的功耗。

責(zé)任編輯：xj