2020年12月,由日本工業(yè)技術(shù)研究院(AIST)和中國臺(tái)灣半導(dǎo)體研究中心(TSRI)代表的聯(lián)合研究小組宣布了用于2nm世代的Si(硅)/ Ge(硅)/ Ge層壓材料。他們同時(shí)宣布,已開發(fā)出一種異質(zhì)互補(bǔ)場(chǎng)效應(yīng)晶體管(hCFET)。
由于微加工技術(shù)的進(jìn)步,電場(chǎng)效應(yīng)晶體管(FET)已實(shí)現(xiàn)了高性能和低功耗。
在22nm世代中,它推進(jìn)到被稱為“ FinFET”的三維柵極結(jié)構(gòu)的FET。此外,GAA(全方位門)結(jié)構(gòu)已作為替代版本出現(xiàn)。
除此之外,還有一種稱為CFET結(jié)構(gòu)的技術(shù),該結(jié)構(gòu)是將n型FET和p型FET彼此堆疊的結(jié)構(gòu)。其面積可以大大減小,速度可以提高。
FET結(jié)構(gòu)路線圖資料來源:AISTAIST
一直在研究和開發(fā)混合了硅n型FET和鍺p型FET的CMOS技術(shù)。另一方面,TSRI一直致力于開發(fā)精細(xì)工藝技術(shù),以在2nm世代之后實(shí)現(xiàn)3D溝道。因此,兩家公司于2018年啟動(dòng)了一項(xiàng)國際聯(lián)合研究項(xiàng)目,以利用各自的優(yōu)勢(shì)。
該項(xiàng)目旨在開發(fā)可堆疊Si和Ge層的Si / Ge異質(zhì)溝道集成平臺(tái),并且是一種低溫異質(zhì)材料鍵合技術(shù)(LT-HBT ),可在200°C或更低的溫度下堆疊高質(zhì)量的Si和Ge層。開發(fā)了低溫異質(zhì)層粘接技術(shù)。由于所有的層壓和刻蝕工藝都可以在低溫下進(jìn)行,因此其特點(diǎn)是對(duì)Si層和Ge層的破壞極小,可以實(shí)現(xiàn)高質(zhì)量的Si / Ge異質(zhì)溝道集成平臺(tái)。
該產(chǎn)品制造過程如下。首先,準(zhǔn)備在主晶片上外延生長(zhǎng)Ge的“主晶圓”和“供體晶圓”。SiO2絕緣膜沉積在主硅片的每一個(gè)上以活化表面。然后,將其直接在200°C下粘合。然后,順序地去除施主硅片的Si襯底,BOX絕緣膜和Si層。最后,使用東北大學(xué)開發(fā)的中性束刻蝕(NBE)將Ge均勻薄化。
結(jié)果,實(shí)現(xiàn)了Si / Ge異質(zhì)溝道層疊結(jié)構(gòu)。這項(xiàng)技術(shù)可以大大簡(jiǎn)化hCFET的制造過程,也可以用于其他多層結(jié)構(gòu)。
使用低溫異種材料鍵合技術(shù)的Si / Ge異質(zhì)通道層壓工藝過程來源:AIST
該研究小組使用已開發(fā)的Si / Ge異質(zhì)溝道堆疊平臺(tái)創(chuàng)建了hCFET。形成具有相同溝道圖案的Si和Ge層,并且去除Si層和Ge層之間的絕緣層以形成納米片狀的層疊溝道結(jié)構(gòu)。從SEM俯瞰圖,可以確認(rèn)Ge和Si通道是暴露的。
在該結(jié)構(gòu)上沉積高k柵絕緣膜(Al2 O3)和金屬柵(TiN)以覆蓋整個(gè)溝道,并且上下放置GAA結(jié)構(gòu)“ 硅n型FET”和“ p型FET”。已經(jīng)實(shí)現(xiàn)了堆疊的hCFET。從TEM截面圖,發(fā)現(xiàn)上部的Ge層和下部的Si層以具有約50nm的溝道寬度的納米片的形式層疊。這些結(jié)構(gòu)也可以通過TEM EDX分析來確認(rèn)。
此外,我們成功地通過單個(gè)柵極同時(shí)操作了這些“ n型FET”和“ p型FET”。事實(shí)證明,通過LT-HBT堆疊不同的通道作為2nm世代晶體管技術(shù)極為有效。
這項(xiàng)研究的結(jié)果是日本小組(AIST和東北大學(xué)),由高級(jí)CMOS技術(shù)研究小組的研究員Chang Wen Hsin,AIST的器件技術(shù)研究部門以及TSRI的Lee Yao-Jen Research代表。它是由研究員組成的中國臺(tái)灣團(tuán)隊(duì)(交通大學(xué),成功大學(xué),南方國際大學(xué),臺(tái)灣大學(xué),國立中山大學(xué),愛子大學(xué),工業(yè)技術(shù)學(xué)院,臺(tái)灣日立高科技)的國際合作研究小組。
國際合作研究小組,連同急于向包括海外的私人公司建立一個(gè)高精度的異構(gòu)渠道集成平臺(tái),有望進(jìn)行為期三年的技術(shù)轉(zhuǎn)讓。
責(zé)編AJX
-
半導(dǎo)體
+關(guān)注
關(guān)注
334文章
27442瀏覽量
219470 -
晶體管
+關(guān)注
關(guān)注
77文章
9701瀏覽量
138385 -
FET
+關(guān)注
關(guān)注
3文章
634瀏覽量
62990
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論