三角積分 (Δ?) 集成電路拓撲仍在模數轉換器 (ADC) 中廣泛使用，為過程控制、精密溫度測量和稱重儀應用提供高分辨率、高集成度和低功耗的解決方案。 關于這種轉換器有一個令人費解的事實，它從 1 位轉換開始，理論信噪比 (SNR) 為 7.78 dB，相當于 5 V 系統中存在 2 V (VRMS) 噪聲。在此基礎之上，該 ADC 可發展為真正的 24 位三角積分轉換器，提供 146 dB 的理論 SNR，相當于 5 V 系統中存在 244 nV 的 RMS 噪聲。

分辨率能夠從 1 位躍升至 24 位，主要依賴過采樣算法、噪聲整形調制器和數字濾波器來降低量化噪聲并提高 SNR。通過改用放大器輸入級饋入 12 位或 16 位逐次逼近寄存器 (SAR) ADC，這種方法可以規避 Δ? 轉換器的復雜性及其相關的噪聲。此設計路徑行之有效，但需要在印刷電路板上使用更多的集成電路并增加 BOM 成本。 有一種更好的方法可以解決噪聲問題：利用超低噪聲 Δ? ADC，該問題可以迎刃而解。

本文將簡要討論低噪聲目標應用以及如何在內部設計 Δ? ADC 來滿足這一要求。然后介紹Texas Instruments的兩款 Δ? ADC，其中一款強調 24 位精度，另一款強調 32 位精度，同時還將說明如何利用這兩款產品中強大的數字濾波功能。

適合Δ?ADC 的應用場合 從模擬的角度來看，工程師在測量溫度、壓力、測壓元件和光學傳感器的輸出時，需要不同的精度。從根本上講，放大器增強了設計人員量化這類較小模擬量（多數情況下接近于 DC）的能力。漸進式數字化帶來了視角和功能上的變化，同時增強了存儲和修改傳感器信號的能力。 為實現數字捕獲，典型的傳感器信號路徑始于傳感器，經過增益、多路復用和濾波器級，然后到達 ADC（圖 1a）。

圖 1a 中的轉換器是一個 SAR ADC，可以執行 12 位到 18 位轉換，并且能以高達 10 兆次采樣/秒 (MSPS) 的轉換速率運行。16 位轉換器可提供 216，即 65,536 個段。在 5 V 系統中，最低有效位 (LSB) 為 5 V/216298，即 76.3 mV，理論 SNR 等于 98 dB。通過在 SAR 轉換器之前執行模擬增益，可以實現更高的精細度。 Δ? 信號鏈（圖 1b）利用單個轉換器提高了信號鏈的分辨率，同時也降低了 BOM 成本。Δ? ADC 可提供 16 位到 32 位轉換。在此信號鏈中，24 位 Δ? ADC 可提供 224，即 16,777,216 個段。

因此，在 5 V 系統中，LSB 為 5 V/224，即 298 nV，理論 SNR 等于 146 dB。此分辨率水平為轉換器提供了更加接近傳感器能力的精細度。 由于內部數字濾波器需要時間來實現濾波計算，因此 24 位 Δ? ADC 的速度較慢。該轉換器的典型輸出數據速率范圍為幾赫茲至 1 MSPS。請注意，模擬濾波器現在采用的是便宜的一階電阻電容 (RC) 濾波器，而不是復雜的三重運算放大器五階模擬濾波器。 這兩種方法的噪聲之間區別很明顯：Δ? ADC 的低噪聲性能優于 SAR ADC（表 1）。 *備注：SNR = 6.02 N + 1.76，其中 N 是位數

表 1：16 位 SAR ADC 和 24 位 Δ? ADC 的 ADC 段數、LSB 和理論 SNR，滿量程輸入電壓為 5 V。（數據來源：Digi-Key Electronics） 在溫度、壓力和測壓元件這類傳感器解決方案中，若不太注重速度規格，但精度至關重要，那么 Δ? ADC 可提供出色的解決方案。該 ADC 可通過使用數字而不是模擬降噪技術，實現低至上述小電壓值的轉換。

Δ? ADC 的內部構造

Δ? ADC 的內部 80% 為數字構造。通常，轉換器接收輸入信號，并立即將該模擬信號轉換為數字信號。然后，轉換器將該數字信號與后續的調制器轉換合并到一個數字濾波器級，在該濾波器級中，累加的 1 位信號變為多位。接下來，轉換器通過數字輸出級，以串行方式將最終的多位轉換發送到等待的微控制器。 模擬信號首先通過外部的一階抗混疊濾波器 (AAF)。然后，噪聲整形 (NS) 調制器獲取模擬信號，并以轉換器的時鐘速率生成 1 位信號流進入數字濾波器（圖 2）。

數字濾波器按時鐘輸入 1 位信號流中的多個代碼，并在數字濾波器中創建完整的多位結果。這些多位結果將通過數字輸出進行串行傳輸。

Δ? 調制器

積分器/反饋回路的數量決定了 Δ? 調制器的階數。一階 Δ? ADC 調制器只有一個積分器和反饋環路（圖 3）。

在圖 3 中，模擬信號 (VIN(z)) 進入調制器的 Delta (Δ) 部分。然后，模擬信號經過積分器級或 Sigma (?) 級到達一個 1 位 ADC（根據圖 2，采樣率為fS），該 ADC 可以是比較器。現在，這一經過時鐘數字化處理的信號反饋到 1 位數模轉換器 (DAC)，同時繼續前往 Δ 級的 VOUT(z)。1 位 DAC 提供了一個需要從模擬輸入信號 VIN(z) 中扣減的模擬電壓。該一階調制器的傳遞函數為： ? 由于存在積分器和反饋回路，調制器在本身的數字輸出數據流上實現了噪聲整形算法（圖 4）。 ?

在圖 4 中，噪聲整形特性是降低轉換 1 位量化噪聲的第一步。隨著噪聲成功推至更高頻率，由一個低通數字濾波器完成了降噪過程。 高階調制器包含更多積分器和反饋回路。例如，三階調制器具有三個積分器和三個反饋回路。噪聲整形函數通過降低 DC 附近的噪聲并增加整形噪聲，隨調制器階數的變化而變化。 高階調制器以增加硅硬件、降低穩定性和信號范圍為代價，提供了更高的性能。

Δ? 數字濾波器

Δ? ADC 在運行時采用了過采樣 (OS)。過采樣是調制器采樣率 (FS) 與 ADC 輸出數據速率 (FD) 之比，如公式 2 所示： ? 過采樣通過使用低通數字濾波器，以數字方式限制經過噪聲整形的數據的帶寬，來改善 Δ? ADC 的噪聲。 ? 在 Δ? ADC 中，兩個常用的數字濾波器是 sin(pf)/pf (sinc) 和線性相位有限沖激響應 (FIR) 濾波器。在 Texas Instruments 的?ADS1235?24 位 Δ? ADC、ADS1262?和?ADS1263?32 位 Δ? ADC（其中 ADS1263 集成了一個適用于背景測量的 24 位輔助 Δ? ADC）中，數字濾波器實現提供了以下選擇：專門使用 sinc 濾波器，或使用 sinc 濾波器后跟 FIR 濾波器的組合（圖 5）。 ?

在圖 5 中，sinc（表示“Sinc”）濾波器是低通數字濾波器。sinc 濾波器的輸出 (w(n)) 可使用公式 3 計算：

在圖 5 中，SincN等同于串聯 N 個相同的 sinc 濾波器。sinc 濾波器的幅度與頻率響應圖形具有梳狀外觀（圖 6）。

在圖 6 中，峰值和零點是 sinc 濾波器響應的特征。頻率響應零點出現在 f (Hz) = N ·FD，其中 N = 1, 2, 3, ...。在零頻率處，濾波器的增益為零。 sinc 濾波器（串聯）會增加衰減，導致延時增加。例如，如果在外部時鐘速率為 7.3728 MHz 的特定 sinc 濾波器計算中，產生的輸出數據速率為 14400 SPS，則第二個 sinc 濾波器的輸出數據速率為 7200 SPS。 低通 FIR 濾波器是基于系數的濾波器。該濾波器具有 50 Hz 和 60 Hz 的同時衰減功能，以及 2.5 SPS 至 20 SPS 數據速率下的諧波功能。FIR 濾波器數據速率的轉換延時相當于一個周期。FIR 濾波器從 sinc 濾波器接收經過預濾波的數據，并對數據進行抽取，以產生 10 SPS 的輸出數據速率（圖 7）。

FIR 濾波器會衰減 50 Hz 和 60 Hz 信號以降低線路頻率干擾，并提供一系列靠近這些頻率的響應零點。響應零點在 50 Hz 和 60 Hz 諧波處重復出現。

精密的低噪聲 Δ? ADC

先前提到的 Texas Instruments 的 ADS1235 差分輸入 24 位轉換器是低噪聲 Δ? ADC 的極好例子。 ADS1235 是一款精密的 7200 SPS Δ? ADC，具有三個差分或五個單端輸入，以及一個集成式可編程增益放大器 (PGA)，其增益包括 1、64 和 128。該器件還包括診斷功能，例如 PGA 超量程和參考監視器。該 ADC 為包括稱重儀、應變片和電阻式壓力傳感器在內的高精度設備提供了高精度、零漂移的轉換數據（圖 8）。

對于 ADS1235，影響噪聲性能的重要因素包括數據速率、PGA 增益和斬波模式。數據速率較慢會在數字濾波器中引入轉折頻率，從而降低噪聲。此外，由于在斬波模式下執行的兩點數據平均化，與正常操作相比，噪聲降低了 √2 倍。 在低頻、2.5 SPS 數據速率和 1 V/V PGA 增益條件下，5 V 系統中的 sinc3 數字輸出的轉換器噪聲為 0.15 mVRMS（0.3 mV 峰峰值 (PP)），有效分辨率為 24 位，無噪聲分辨率為 24 位。該器件的理論和實際 SNR 均為 146 dB。

事實上，在這些條件下，穩定的四階調制器和 sinc1 至 sinc4 濾波器均可產生 24 位有效分辨率，以及 24 位無噪聲分辨率。 ADS1235 已針對 2.5 SPS 數據速率實現了近乎完美的 24 位轉換。此系列中的下一代 Δ? ADC 是 Texas Instruments 的 ADS1262/63。這些器件之間的主要區別在于 ADS1262/63 改善了低噪聲電路，并提供了擴展的 32 位輸出數據寄存器。 ADS1262/63 具有改進的低噪聲 CMOS PGA，其增益包括 1、2、4、8、16 和 32。模擬前端 (AFE) 非常靈活，包含兩個傳感器激勵電流源，非常適合直接 RTD 測量（圖 9）。

與 ADS1235 一樣，PGA 增益、數據速率、數字濾波器模式和斬波模式是影響 ADS1262/63 噪聲性能的重要因素。ADS1262/63 具有 32 位分辨率，真正展現了低噪聲深度功能。 首先，穩定的四階調制器和 sinc1 至 sinc4 濾波器都能實現 32 位有效分辨率以及 24 位無噪聲分辨率。

通過配置低頻率、2.5 SPS 數據速率和 1 V/V PGA 增益（已旁通），5 V 系統中的 sinc3 數字輸出的轉換器噪聲僅為 0.08 mVRMS(0.307 mVPP)。該器件以 26.9 位超越了有效分辨率，以及 25 位無噪聲分辨率。對于此 32 位系統，理論 SNR 為 387 dB，實際 SNR 等于 164 dB。 24 位和 32 位轉換器的噪聲之間區別非常明顯，其中 32 位 Δ? ADC 的低噪聲性能優于 24 位 Δ? ADC（表 2）。 *備注：SNR = 6.02 N + 1.76，其中 N 是位數

表 2：滿量程輸入電壓 5 V 的 ADC RMS 噪聲、峰峰值噪聲和 SNR 的比較結果。（數據來源：Digi-Key Electronics）

總結

Δ? ADC 仍在不斷增加功能，持續提升低噪聲極限。本文介紹了如何將這種近乎數字化的低噪聲 ADC 直接對應到溫度、壓力和測壓元件應用中。在討論精密型 24 位 Δ? ADC 和 32 位 Δ? ADC 的具體細節的同時，概括了實現超精密特性的途徑。

責任編輯：xj

原文標題：模擬基礎知識：優化三角積分 ADC 以實現低噪聲

文章出處：【微信公眾號：電子發燒友網】歡迎添加關注！文章轉載請注明出處。