無論是7系列FPGA、UltraScale還是UltraScale Plus系列FPGA，都包含Block RAM（BRAM），但只有UltraScale Plus芯片有UltraRAM也就是我們所說的URAM。BRAM和URAM都是重要的片上存儲資源，但兩者還是有些顯著的區別。

容量

BRAM的容量為36Kb，且可當作兩個獨立的18Kb BRAM使用。對于一個36Kb的BRAM，其最能達到的最大位寬為72bit。

URAM容量為288Kb，一個URAM深度為4K（4×1024），寬度為72bit。

時鐘

BRAM 有兩個時鐘，在 RAMB36E2 的 Primitive 聲明中就可以看到這兩個時鐘 CLKARDCLK 和 CLKBWRCLK 。

URAM 只有一個時鐘，在 URAM288 的 Primitive 聲明中可以看到該時鐘 CLK 。盡管在使用 XPM_MEMORY 實例化 URAM 時可以看到 clka 和 clkb ，但這兩個端口最終都連接到 URAM 的物理端口 CLK 上。

初始值

BRAM 的初始值是可以設定的，無論 BRAM 是單端口、簡單雙端口還是真雙端口都可以通過 COE 文件設定其初始值。而 URAM 的初始值只能為0，且無法更改，換言之，其初始值是不可設定的。這也就意味著 BRAM 可以配置成 ROM 而 URAM 不可以。

工作模式

BRAM 可配置為單端口、簡單雙端口和真雙端口，但對于 URAM，不能簡單地將這三種模式映射過來，其工作行為如下圖所示。可以看到，A/B端口不是獨立的，例如，A端口讀而B端口寫同一地址，讀出的是該地址原有數據；A端口寫而B端口讀同一地址，讀出的是新寫入的數據。

圖片來源：Table 2-6, ug573

實例化方式

對于 BRAM，可采用原語、XPM_MEMORY、RTL代碼或者IP Core的方式進行實例化，

但 URAM 目前只支持原語、XPM_MEMORY 和 RTL 代碼的方式。相比而言，XPM_MEMORY 的方式更為快捷，也是Xilinx建議的方式。

級聯方式

BRAM和URAM都可級聯，只是級聯方式不同。在使用BRAM時，我們只需要設定寬度和深度，并根據時鐘頻率合理選擇Latency，也就是選擇是否需要使用BRAM自帶的輸出寄存器或Slice中的寄存器。而URAM提供了專門的級聯寄存器，同樣需要根據時鐘頻率合理選擇Latency，此時會影響到級聯寄存器的使用。如下圖所示，是4個URAM的級聯情形。

審核編輯 黃昊宇