原創(chuàng)聲明:
本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。
適用于板卡型號(hào):
AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG
實(shí)驗(yàn)Vivado工程為“hdmi_char”。
在HDMI輸出實(shí)驗(yàn)中講解了HDMI顯示原理和顯示方式,本實(shí)驗(yàn)介紹如何使用FPGA實(shí)現(xiàn)字符顯示,通過這個(gè)實(shí)驗(yàn)更加深入的了解HDMI的顯示方式。
1. 實(shí)驗(yàn)原理
實(shí)驗(yàn)通過字符轉(zhuǎn)換工具將字符轉(zhuǎn)換為16進(jìn)制coe文件存放到單端口的ROM IP 核中,再?gòu)腞OM 中把轉(zhuǎn)換后的數(shù)據(jù)讀取出來顯示到HDMI上。
2.程序設(shè)計(jì)
字符顯示例程是在HDMI顯示的基礎(chǔ)上增加了一個(gè)osd_display的模塊,“osd_display”模塊是用來讀取存儲(chǔ)在Rom ip核里轉(zhuǎn)換后的字符信息,并在指定區(qū)域顯示。程序框圖如下圖所示:

2.1在“timing_gen_xy”模塊是根據(jù)HDMI時(shí)序標(biāo)準(zhǔn)定義了“x_cnt”和“y_cnt”兩個(gè)計(jì)數(shù)器并由這兩個(gè)計(jì)數(shù)器產(chǎn)生了HDMI顯示的“x”坐標(biāo)和“y”坐標(biāo)。程序中用“vs_edge”和“de_falling”分別表示場(chǎng)同步開始信號(hào)和數(shù)據(jù)有效結(jié)束信號(hào)。其原理如下圖所示:

信號(hào)名稱 | 方向 | 說明 |
rst_n | in | 異步復(fù)位輸入,低復(fù)位 |
clk | in | 外部時(shí)鐘輸入 |
i_hs | in | 行同步信號(hào) |
i_vs | in | 場(chǎng)同步信號(hào) |
i_de | in | 數(shù)據(jù)有效信號(hào) |
i_data | in | color_bar數(shù)據(jù) |
o_hs | out | 輸出行同步信號(hào) |
o_vs | out | 輸出場(chǎng)同步信號(hào) |
o_de | out | 輸出數(shù)據(jù)有效信號(hào) |
o_data | out | 輸出數(shù)據(jù) |
x | out | 生成X坐標(biāo) |
y | out | 生成Y坐標(biāo) |
timing_gen_xy模塊端口
2.2下面介紹如何存儲(chǔ)文字信息的ROMIP,首先需要生成能夠被XILINX FPGA識(shí)別的.coe文件。
首先在工程文件夾下找到“FPGA字模提取”工具。

雙擊.exe文件打開工具

在提取工具的“字符輸入”框中輸入需要顯示的字符,字體和字符高度可以自定義選擇。設(shè)置完成后點(diǎn)擊“轉(zhuǎn)換”按鈕,在界面左下角可以看到轉(zhuǎn)換后的字符點(diǎn)陣大小,點(diǎn)陣的寬和高在程序中是需要用到

點(diǎn)陣的寬和高這里位144x32,需要跟osd_display程序中定義的一致:

點(diǎn)擊“保存”按鈕,將文件保存到本例程源文件目錄下,需要注意的是在保存類型下應(yīng)該選擇Xilinx(*.coe),點(diǎn)擊“保存”按鈕。

找到生成的.coe文件打開后可以看到如下:

調(diào)用單端口Rom IP核的過程在前面ROM的使用中已經(jīng)介紹過,設(shè)置為Single Port ROM

在PortA Options欄中設(shè)置如下:

按如下圖添加osd.coe文件(找到前面生成的coe文件),完成后點(diǎn)擊“OK”按鈕:

2.3osd_display模塊包含timing_gen_xy 模塊和osd_rom模塊。osd_rom里存儲(chǔ)的字符數(shù)據(jù),如果數(shù)據(jù)為1,OSD的區(qū)域顯示ROM中的前景紅色(顯示ALINX芯驛),如果數(shù)據(jù)是0,OSD的區(qū)域顯示數(shù)據(jù)為背景色(彩條)。

設(shè)置區(qū)域有效信號(hào),也就是字符顯示在此區(qū)域中,起始坐標(biāo)設(shè)置成(9,9),區(qū)域大小可以根據(jù)字符生成工具設(shè)置的區(qū)域設(shè)置。

在ROM的讀地址部分可能很多人不理解,為什么是[15:3],也就是八個(gè)時(shí)鐘周期才讀出一個(gè)數(shù)據(jù),這是因?yàn)樽址囊粋€(gè)點(diǎn)只表示1bit,而ROM的存儲(chǔ)數(shù)據(jù)寬度是8位,因此需要八個(gè)周期取出一個(gè)數(shù)據(jù),并比較每個(gè)bit位的值,將字符一個(gè)點(diǎn)轉(zhuǎn)換成圖像上的一個(gè)像素。

信號(hào)名稱 | 方向 | 說明 |
rst_n | in | 異步復(fù)位輸入,低復(fù)位 |
pclk | in | 外部時(shí)鐘輸入 |
i_hs | in | 行同步信號(hào) |
i_vs | in | 場(chǎng)同步信號(hào) |
i_de | in | 數(shù)據(jù)有效信號(hào) |
i_data | in | color_bar數(shù)據(jù) |
o_hs | out | 輸出行同步信號(hào) |
o_vs | out | 輸出場(chǎng)同步信號(hào) |
o_de | out | 輸出數(shù)據(jù)有效信號(hào) |
o_data | out | 輸出數(shù)據(jù) |
osd_display模塊端口
3.實(shí)驗(yàn)現(xiàn)象
連接好開發(fā)板和顯示器,連接方式參考《HDMI輸出實(shí)驗(yàn)》教程,需要注意,開發(fā)板的各個(gè)連接器不要帶電熱插拔,下載好實(shí)驗(yàn)程序,可以看到顯示器顯示以彩條為背景的字符。開發(fā)板作為HDMI輸出設(shè)備,只能通過HDMI顯示設(shè)備來顯示,不要試圖通過筆記本電腦的HDMI接口來顯示,因?yàn)楣P記本也是輸出設(shè)備。
默認(rèn)字符顯示的位置在坐標(biāo)為(9,9),另外用戶可以修改下面的pos_y和pos_x的判斷條件將字符顯示在顯示屏的任意位置:

-
FPGA
+關(guān)注
關(guān)注
1635文章
21837瀏覽量
608345 -
HDMI
+關(guān)注
關(guān)注
32文章
1776瀏覽量
152967 -
開發(fā)板
+關(guān)注
關(guān)注
25文章
5210瀏覽量
99126 -
Zynq
+關(guān)注
關(guān)注
10文章
611瀏覽量
47488 -
MPSoC
+關(guān)注
關(guān)注
0文章
199瀏覽量
24408
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
請(qǐng)問Zynq Ultrascale + MPSOC本身是否存在問題?
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
如何調(diào)試Zynq UltraScale+ MPSoC VCU DDR控制器
Zynq UltraScale+ MPSoC的發(fā)售消息
【ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章 HDMI字符顯示實(shí)驗(yàn)

如何調(diào)試 Zynq UltraScale+ MPSoC VCU DDR 控制器?

【正點(diǎn)原子FPGA連載】第二十五章HDMI方塊移動(dòng)實(shí)驗(yàn) -摘自【正點(diǎn)原子】新起點(diǎn)之FPGA開發(fā)指南_V2.1

【正點(diǎn)原子FPGA連載】第十五章 窗口門狗(WWDG)實(shí)驗(yàn) -摘自【正點(diǎn)原子】新起點(diǎn)之FPGA開發(fā)指南_V2.1

米爾電子zynq ultrascale+ mpsoc底板外設(shè)資源清單分享

ZYNQ Ultrascale+ MPSoC系列FPGA芯片設(shè)計(jì)
Zynq UltraScale+ MPSoC中的隔離方法

Zynq UltraScale+ MPSoC的隔離設(shè)計(jì)示例

Zynq UltraScale+ MPSoC驗(yàn)證數(shù)據(jù)手冊(cè)

評(píng)論