當今計算中最大的問題之一是“內存墻”，即處理時間與將數據從單獨的DRAM內存芯片傳送到處理器所花費的時間之間的差。AI 應用的日益普及使該問題更加明顯，因為找到面孔，理解語音并推薦消費品的龐大網絡很少能容納在處理器的板載內存中。

在12月舉行的IEEE國際電子設備會議（IEDM）上，美國和比利時的獨立研究小組認為，一種新型的DRAM可能是解決方案。他們說，這種新型的DRAM由氧化物半導體制成，并內置在處理器上方的各層中，其位長是商用DRAM的數百或數千倍，并且在運行大型神經網絡時可以提供巨大的面積和節能效果。

您計算機中的DRAM存儲單元分別由單個晶體管和單個電容器制成，即所謂的1T1C設計。為了向該單元寫入位，晶體管被打開并且電荷被推入電容器的（1）或從電容器（0）去除。要從中讀取，充電是可以提取并測量的（如果有）。該系統超快，便宜并且消耗很少的功率，但是它有一些缺點。首先，讀取該位會消耗電容器的電量，因此讀取意味著將該位寫回到內存中。而且，即使您不讀取該位，電荷最終也會通過晶體管從電容器中泄漏出來。因此，所有單元都需要定期刷新以保持數據。在現代DRAM芯片中，此操作每64毫秒完成一次。

將DRAM嵌入處理器芯片是在商業上完成的，但是它有其局限性。Georgia Tech的電氣和計算機工程學教授Arijit Raychowdhury說：“單片1T1C設計面臨的挑戰一直是制造電容器以及制造具有超低漏電流的晶體管的困難”，Arijit Raychowdhury在佐治亞理工學院任教，曾與巴黎圣母大學和羅徹斯特理工學院的研究人員合作開發了新型嵌入式DRAM。根據以往觀念在為邏輯電路構建的制造過程中，很難制造出優質的電容器。

相反，新的嵌入式DRAM僅由兩個晶體管制成，沒有電容器（2T0C）。這之所以可行，是因為晶體管的柵極是自然的（盡管很小）電容器。因此，代表該位的電荷可以存儲在此處。該設計具有一些關鍵優勢，特別是對于AI。

Raychowdhury解釋說，寫和讀涉及不同的裝置。因此，您可以從2T0C DRAM單元讀取數據，而無需破壞數據而不必重寫數據。您所要做的就是查看電流是否流過其柵極保持電荷的晶體管。如果有電荷，它將使晶體管導通。電流流動。如果那里沒有電荷，則電流會停止。易于閱讀對于AI尤為重要，因為每次寫一次神經網絡都會讀取至少三遍。

Raychowdhury說，2T0C的排列方式不適用于硅邏輯晶體管。由于晶體管的柵極電容太低并且通過晶體管的泄漏太高，任何位都會立即流失。因此，研究人員轉向由非晶氧化物半導體制成的設備，例如用于控制某些顯示器中像素的設備。

這些具有幾種令人欽佩的品質。值得注意的是，它們可以驅動大量電流，從而使寫入速度更快；而當它們關閉時，它們會泄漏很少的電荷，從而使位壽命更長。美國團隊使用鎢摻雜的氧化銦摻雜約1％作為其半導體，簡稱IWO。Raychowdhury說，該器件的導通電流“是氧化物晶體管中報道得最好的一些”。“它為邏輯操作提供了足夠的讀寫速度。同時關斷電流真的很小……比硅的最佳電流小兩到三個數量級。” 實際上，該團隊必須構建該設備的超大型版本，以便完全獲得電流泄漏的任何度量。

同樣重要的是，可以在（相對）低溫下加工此類氧化物。這意味著由它們制成的設備可以構建在處理器芯片上方的互連層中，而不會損壞下面的芯片設備。在此處建立存儲單元可為數據提供直接的高帶寬路徑，使其到達硅片上的處理元件，從而有效地擊倒了存儲壁。

在對三個常見神經網絡的仿真中，該團隊將其技術的一，四，八層版本與22納米1T1C嵌入式DRAM（IBM Power8處理器中使用的技術）進行了比較。由于控制2T0C嵌入式DRAM占用了處理器上的一定數量的邏輯，因此僅使用一層新內存實際上就沒有為所有神經網絡數據所需的芯片面積提供優勢。但是4層2T0C DRAM減少了嵌入式存儲器所需的芯片面積約3.5倍，而8層則減少了7.3倍。

同樣，當2T0C嵌入式DRAM的一層以上時，其性能優于1T1C嵌入式DRAM。例如，使用一平方毫米的四到八層嵌入式DRAM，ResNet-110神經網絡再也不必從芯片外獲取數據了。與1T1C設計相比，這可能節省大量時間和精力，而1T1C設計大約需要70％的時間使用片外數據。

在比利時的研究人員IMEC使用銦鎵鋅氧化物作為半導體公布了一個類似的2T0C嵌入方案在IEDM。Imec的高級科學家Attilio Belmonte指出，IGZO必須在有氧的情況下進行退火，以修復由氧空位引起的材料缺陷。這具有減少IGZO中可有助于電流流動的自由電子數量的作用，但是如果沒有它，這些設備將不會像開關那樣起作用。

對于這種“氧鈍化”的需求，對IGZO DRAM器件的設計具有多種連鎖效應-包括所涉及電介質的選擇和位置。

Imec開發的優化設備具有將IGZO放置在二氧化硅層上并覆蓋氧化鋁的功能。這種組合特別有效地控制了將鉆頭排走的泄漏。2T0C存儲單元的平均保留時間為200秒，其中25％的單元將其位保持超過400秒，比普通DRAM單元長數千倍。他對IEDM的工程師說，在后續研究中，Imec團隊希望使用IGZO的不同階段將保留時間延長到100個小時以上。

這種保留時間使設備進入了非易失性存儲器的領域，例如電阻式RAM和磁性RAM。許多小組致力于使用嵌入式RRAM和MRAM來加速AI。但是Raychowdhury說2T0C嵌入式DRAM比它們更具優勢。這兩個需要大量的電流才能寫入，目前，電流必須來自處理器硅片中的晶體管，因此節省的空間更少。更糟糕的是，它們切換的速度肯定比DRAM慢。他說：“至少在寫過程中，任何基于電荷的事物通常都會更快。” 證明要在處理器上構建嵌入式2T0C DRAM完整陣列的速度要快得多的證明。他說，但是那即將到來。
責任編輯:tzh