通過研究立體液晶顯示器的圖像獲取及顯示接口，完成了從攝像到顯像的整體數字系統的電路部分設計。

立體液晶顯示器是近年來新出現的虛擬現實顯示設備，它真實地再現場景的三維信息，顯示具有縱深感的圖像。其最大特點就是觀察者無需使用任何附加設備，直接用肉眼就可看到屏幕上顯示的立體圖像。觀測者可以更容易、更快速地理解真實的景深信息，更全面、更直觀地洞察圖像空間位置的實際分布狀況。

目前，國內外的自由立體液晶顯示方式通常采用計算機采集圖像并存儲，處理后輸出到液晶屏驅動電路板，然后通過板載模數轉換模塊等處理后在液晶屏顯示立體圖像。這種方式主要由計算機進行圖像采集和處理，其開發周期短，但成本較高，體積較大，且需要液晶屏廠商提供驅動電路板。因此，本文以FPGA為核心，設計并開發了一套專用于立體液晶顯示的圖像采集和顯示系統，可廣泛應用于立體顯微、測繪領域、工程設計、軍事指揮等各個方面，有望形成產業規模。

1 方案設計

人們通常是兩眼同時觀看物體。由于兩只眼睛視軸的間距（約65mm）及同一物體在兩眼的構像不一致形成的生理視差，使得左眼和右眼所接收到的視覺圖像不同。而大腦通過眼球的運動、調整，綜合這兩幅圖像的信息，產生立體感。本設計通過兩個完全相同的攝像機，使兩個圖像平面位于同一平面Q，兩機坐標軸平行，水平軸重合。通過兩攝像頭模擬人眼視差來恢復物體的深度信息。視差越大說明物體離透鏡的距離越近；反之，則越遠。

立體圖像獲取及顯示系統框圖如圖1所示。CMOS雙攝像頭嚴格水平放置，獲取立體圖像對。數字圖像數據并行進入FPGA，利用片上RAM作幀緩存，然后由FPGA中的圖像處理模塊模擬大腦對兩眼圖像的綜合處理，按照VGA時序輸出到液晶屏顯示。

采用松下10.4英寸工控液晶屏EDTCB03Q2F，其接口為TTL電平，可用FPGA直接驅動，分辨率為640×480像素，色彩為262K（6bit/color），工作電壓3.3V。

以OmniVision公司的OV9620這一較為典型的彩色1/2英寸CMOS圖像傳感器模塊作為核心，實現雙芯片成像系統。該芯片采用Bayer模式濾波，其中有1 310 720個有效像素，其他像素用于黑電平補償和內插。它支持SXGA和VGA兩種模式，支持攝像和快拍，帶有光學黑電平校正、可編程/自動曝光和增益控制、可編程白平衡控制、水平和垂直次采樣（4：2和4：2），可編程設定成像窗口和幀傳輸速率。內部集成了SCCB控制接口便于訪問其57個片內寄存器，以實現對圖像傳感器芯片各種工作狀態參數的設定。

采用FPGA實現數據的采集、處理及作為液晶屏的顯示接口。相對普通微處理器，FPGA時鐘頻率高、接口多，滿足高速數據傳輸需要；相對DSP而言，用戶I/O較多，不需擴展即可實現數據實時采集和輸出，且便于實現外加存儲器擴展。采用Xilinx公司的spartan3系列XC3S1000，系統門級為1000K，片上分布式RAM為120Kbit，分塊RAM為432Kbit。用戶I/O共391個，片上鎖相環（DCM）4個。它輸出紅、綠、藍各6位信號，時鐘信號、行/場同步信號以及復合消隱信號在液晶屏顯示。

2 系統實現

2.1 雙攝像頭成像系統設計

該成像系統主要由兩個CMOS圖像傳感器、外圍控制電路和光學鏡頭組成。系統設計的主要任務是：（1）通過對管腳信號的控制設置成像系統的工作狀態，輸出VGA模式；（2）提供系統的工作時鐘信號，保證兩個攝像頭工作時鐘嚴格同步；（3）為系統提供穩定的工作電源和電平設置；（4）光學鏡頭的設計。

CMOS芯片為TTL電平接口，與FPGA兼容，其輸出數據格式如表1所示。它輸出10位并行紅、綠、藍信號，行、場同步信號，時鐘信號供FPGA采集。

2.2 FPGA設計

FPGA作為整個圖像系統的控制核心，實現數據采集接口及立體圖像合成的功能。采用Top-down設計方法，首先劃分為不同的功能模塊，用VHDL語言進行行為級設計，然后采用原理圖進行頂層設計，經過編程、綜合、仿真和實現，最后在電路板上進行驗證。

2.2.1 VGA控制信號的產生模塊

參照VESA VGA標準，像素時鐘頻率為25.175MHz，行頻為31.469kHz，每行包括800點，其中有效顯示640點，行同步時間96點，行消隱前肩16點，行消隱后肩48點，共160點行消隱期；場頻（刷新率）為59.94Hz，每場有525行，其中有效顯示480行，場同步時間2行，場消隱前肩11行，場消隱后肩32行，共45行。

像素時鐘由FPGA外接50MHz晶振二分頻得到，作為液晶屏驅動控制信號發生的基準，行頻和場頻相與得到數據有效信號（DE）。

2.2.2 脈沖噪聲處理

數字圖像的噪聲主要來源于圖像的獲取和傳輸過程。在成像階段，因為成像系統的散焦、成像中的短暫停留、成像器材的固有缺陷等帶來傳感器噪聲；在傳輸過程中的噪聲主要因為電子電路噪聲以及數據傳輸環境的不理想。這樣，造成圖像退化的主要因素為脈沖噪聲（椒鹽噪聲），在數字傳輸結束后，總是以最大值表現出來。即負脈沖以黑點（胡椒點）出現，正脈沖以白點（鹽點）出現，且具有小面積的特點。由于FPGA片上存儲資源有限，以及視頻流固有的限制，只能參考當前像素之前的像素進行處理。考慮到距離較遠的像素相關性較小，如圖2所示：以像素5為當前像素，選取1，2，3，4像素作為參考。標定后，脈沖噪聲總是以數字化最大值表現出來，即黑椒點為0，鹽點為255。當色彩數據進入FPGA時，首先判斷其數值：如果是椒鹽點，則該數據取1，2，3，4像素的該色彩分量平均值；如果不是椒鹽點，則送入色彩識別模塊。

2.2.3 色彩識別模塊

如表1所示，CMOS攝像頭輸出格式為：第一行BGBGBG……，第二行GRGRGR……，即RGB信號按此順序串行輸出，而液晶屏接收RGB信號并行輸入，必須識別出輸入數據屬于何種色彩分量，經組合后輸出到數據處理模塊進行處理。

采用ModelSim對色彩識別模塊進行仿真，結果如圖3所示。攝像頭幀頻（vsIn）輸出一個脈沖表示一幀到來時，若行頻（hsIn）有效，則第一行開始，數據端口（dataIn）中的數據依次輸出到藍色分量端口（bOut）、綠色分量端口（gOut）；若行頻無效，則無數據輸出；第二行依次按照綠色分量端口（gOut）、紅色分量端口（rOut）……如此循環，使得相鄰四個像素共享藍色和紅色分量，橫向相鄰的兩個像素共享綠色分量。數據經過判斷組合后，RGB信號并行存儲到片上RAM，加快處理速度，便于實時輸出至液晶屏。

2.2.4 圖像合成模塊

液晶屏上采用光柵對圖像進行空分處理，實現雙眼視差，只需對其輸入相應數據即可實現立體顯示。兩個攝像頭的圖像數據并行讀入（由于液晶屏接收RGB各6位進行顯示，故只讀入攝像頭的高6位），經噪聲處理及色彩識別并組合后放入片上RAM進行緩存。在VGA控制信號中的行、場頻控制下，計算RAM地址，從片上RAM中讀出數據并輸出至液晶屏，輸出效果如圖4。其中黑色表示左攝像頭數據，白色表示右攝像頭數據，以像素為單位交替出現，即奇數列為左攝像頭數據，偶數列為右攝像頭數據。

本設計采用雙CMOS攝像頭模擬人眼獲取圖像。以FPGA為核心設計了圖像采集、處理和顯示接口，其圖像數據可直接輸出到TTL接口的液晶屏顯示。對于目前市場上大部分LVDS接口的液晶屏，只需修改FPGA的I/O屬性即可，無需液晶屏廠家提供驅動電路板，實現了立體液晶顯示圖像采集和顯示系統的最小化設計，目前已成功運用于實時圖像的立體液晶顯示。整個系統結構緊湊，擴展性強，生產成本低。此外，該系統只需對FPGA進行重新編程即可用于其他多路視頻采集、處理及顯示方案。

責任編輯：gt