在高速信號(hào)中，Serdes、DDR技術(shù)已經(jīng)成為現(xiàn)階段成熟的主流技術(shù)。無論是傳統(tǒng)的通信業(yè)務(wù)，還是火熱的汽車電子、自動(dòng)駕駛技術(shù)，Serdes、DDR技術(shù)的相關(guān)信號(hào)問題都可以歸類到信號(hào)完整性。 隨著系統(tǒng)級(jí)封裝技術(shù)的不斷成熟，系統(tǒng)集成度不斷提高，封裝中采用Serdes、DDR的技術(shù)越來越多。然而，在帶來高速信號(hào)傳輸?shù)耐瑫r(shí)，也帶了串?dāng)_、噪聲等相關(guān)問題亟待解決。如何能夠快速解決其中的信號(hào)完整性問題成為了工程師完善產(chǎn)品的重要一環(huán)。 芯和半導(dǎo)體針對(duì)這一問題，獨(dú)家開發(fā)了Xpeedic Hermes SI工具，它可以快速實(shí)現(xiàn)封裝、Serdes、DDR結(jié)構(gòu)的三維建模，同時(shí)進(jìn)行快速精確的電磁場聯(lián)合仿真，分析并解決所帶來的信號(hào)完整性問題。

02

Metis建模及仿真流程

1.導(dǎo)入設(shè)計(jì)文件

在Hermes SI工具中，可直接導(dǎo)入Cadence的設(shè)計(jì)文件（.mcm/.sip/.brd）、ODB++文件、以及DXF和GDS文件。本案例中選擇.mcm的設(shè)計(jì)文件進(jìn)行建模。如圖1，選擇打開.mcm文件后，軟件會(huì)自動(dòng)生成對(duì)應(yīng)的三維模型。其中的疊層屬性也會(huì)隨著設(shè)計(jì)文件一并導(dǎo)入進(jìn)來。

圖1導(dǎo)入.mcm文件（已模糊處理）

2.模型切割

導(dǎo)入模型后，進(jìn)行Serdes部分和DDR部分的模型切割，把信號(hào)走線的部分提煉出來單獨(dú)仿真。切割模型時(shí)有手動(dòng)切割、自動(dòng)切割選項(xiàng)，這里根據(jù)軟件自動(dòng)切割功能，提取出差分對(duì)Serdes的差分對(duì)和DDR的走線部分。并根據(jù)走線添加相應(yīng)的PORT端口。

3.Stackup及Port修改

如果根據(jù)需要，軟件支持疊層信息與端口的修改。在模型生成后，點(diǎn)擊工程樹下的Stack up可以修改與編輯疊層信息。同樣，點(diǎn)擊工程樹下的Port可以修改與編輯端口信息。

圖3 疊層及端口管理

4.仿真環(huán)境設(shè)置

Hermes SI可設(shè)置仿真頻率范圍和頻率間隔。同時(shí)支持多核多線程計(jì)算，可以提高仿真效率。在設(shè)置好網(wǎng)格和仿真器后，就可以進(jìn)行仿真等待結(jié)果。

5.仿真結(jié)果查看

此案例中，針對(duì)Serdes部分和DDR部分提出了相應(yīng)指標(biāo)的要求，根據(jù)結(jié)果與指標(biāo)進(jìn)行比對(duì)。Serdes指標(biāo)要求：8GHz以下，S21>-1dB，S11<-15dB，差分對(duì)間串?dāng)_小于-40dB；DDR指標(biāo)要求：滿足所有DDR信號(hào)間串?dāng)_小于-30dB。

圖5Serdes部分S11與S21結(jié)果

圖6Serdes部分及DDR部分串?dāng)_結(jié)果

根據(jù)結(jié)果表明：S21>-1dB指標(biāo)不滿足需求，可以進(jìn)行優(yōu)化。這里采用優(yōu)化反焊盤的方式，增大反焊盤尺寸。

6.設(shè)計(jì)優(yōu)化

在padstack中，建立新的反焊盤，使用大4mil的尺寸代替原來的反焊盤。使用新舊兩種反焊盤的仿真結(jié)果進(jìn)行對(duì)比，可以看出增加反焊盤后，8GHz之前的S21結(jié)果得到改善。

03

總結(jié)

本文介紹了一種采用芯和半導(dǎo)體的Hermes SI工具進(jìn)行封裝中Serdes與DDR建模仿真的方法。通過導(dǎo)入設(shè)計(jì)文件并切割后，快速建立封裝中的三維模型。設(shè)置好端口與仿真環(huán)境后，進(jìn)行仿真。通過比對(duì)指標(biāo)，將Serdes部分設(shè)計(jì)進(jìn)行優(yōu)化后，完善了指標(biāo)。此案例可以讓設(shè)計(jì)人員在設(shè)計(jì)封裝時(shí)，提高整體可靠性。軟件建模便捷，極大地降低了人員操作的繁瑣性。

原文標(biāo)題：怎樣實(shí)現(xiàn) “高速Serdes及DDR的封裝設(shè)計(jì)仿真”？

文章出處：【微信公眾號(hào)：Xpeedic芯禾科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq