1 引言

近年來。隨著電力系統中非線性用電設備，特別足電力電子裝置應用的日益廣泛．而人多數電力電子裝置功率因數較低（如：相控整流器），工作時基波電流滯后于電網電壓，要消耗大量的無功功率，也給電網帶來額外負擔，并影響供電質量。因此提高功率因數己成為電力電子技術和電力系統研究領域所面臨的一個重大課題．正在受到越來越多的關注．80年代以來，隨著電力電子技術的進一步發展及瞬時尤功功率理論的提出。一種更為先進的靜止無功補償裝置出現了，這就是采用自換相變流電路的新型靜止無功發生器（SVG）。本文主要介紹了SVG系統硬件設計。

SVG裝置的硬件設計包括主電路和控制電路的設計。主電路硬件包括格流電路、直流電容、逆變電路及其緩沖電路、門極驅動控制電路、保護電路等。控制電路設計巾詳細闡述了OSP中用于SVG控制回路的各外設功能模塊。

2 IPM逆變電路的設計

2．1 IPM緩沖電路的設計

IPM緩沖電路七要用以控制關斷浪涌電壓和續流二極管恢復浪涌電壓。緩沖電路類型和所需要元件主要決定于功率電路的布局結構，另外，為給定應用電路選擇最好的緩沖電路時，成本和工作頻率這些因素必須考慮。圖1為IPM通用緩沖電路。

IPM緩沖電路和傳統的雙極品體管緩沖電路在兩個方面有區別．第一，IGBT具有強大的開關安全工作區。緩沖電路只需控制瞬態電壓。第二，IGBT工作于比達林頓管高得多的頻率范圍。在每次開關循環巾緩沖電路都要通過IGBT器件放電，這樣損耗的功率較大。

圖1 IPM通用緩沖電路

2．2驅動控制電路

驅動控制電路豐要針對的是DSP控制系統的弱電控制部分，其任務是：將DSP輸出的0～3．3 V的PWM信號轉換成0～15V的1GBT驅動信號，驅動信號低有效。由于模塊要直接和配電系統相連，因此必須利用隔離器件將模塊和控制部分的弱電電路隔離開來，以保護DSI‘控制系統。在此系統中，最好的隔離元器件是光電耦合器，由于PWM波的頻率高，對光耦的要求也較高，光耦的參數必須滿足Tphl Tplh和Ucm=1500v時共模抑制比CMR》10kV/μs兩個條件。根據市場的供貨情況選用HP公司的光耦HCPL4504。

TMS320I，F2407A的PWM口驅動電流6mA，而HCPL4504發光二極管導通的額定電流為25mA，所以光耦前須加驅動電路。通常有兩種方法驅動光耦合器中的發光二極管，第一種方法采用二極管，第二種采用圖騰柱輸出IC。本設計采用網騰柱輸出IC GD4069與光耦HCPL4504連接的方法，如圖2所示。

圖2光耦合器與其驅動lc連接原理圖

2．3驅動電源的設計

IPM要正常工作，至少需要4路相互獨立的驅動電源給IPM的驅動電路供電。u、v、w三相的上橋臂各1路．U、V、W的下橋臂共用l路，所以要4路相瓦獨立的驅動電源，要求供電電壓15V，電源電壓在13．5V～16．5V的范圍內。本義中選用專為設汁逆變裝置面義使用IPM的嵌入式系統級開關電源Jsl58。具有9路輸出，8路隔離輸出。電流強勁，輸入電瓜范嗣寬，保護全等優點。

3 控制電路設計

3．1 DSP用于SVG控制fiiI路的外設功能模塊

1、模數轉換模塊（ADC）

ADC模塊的作用是對系統參數（模擬量）進行采集，并將其轉換為DSP能夠識別和處理的數字量。該模塊具有16路模擬輸入通道（ADCINO。ADCIN 15），并帶內置采樣和保持的（S／H）10位的A／D轉換器，最小模數轉換時間為500ns。

ADC轉換可由軟件、內部事件或外部事件啟動，轉換后的結果自動存放在16個可單獨訪問的結果寄存器（RESULTO～RESULTl5）中，等待DSP讀取后作相應的問應。通道0的轉換結果存放在RESULTO中，通道1的轉換結果存放在RESULT1中，依次類推。

2、事件管理器EV中的捕獲單元

捕獲單元足事件管理器Ev的一部分，每個Ev有3個捕獲單元。當捕獲引腳上出現跳變時捕獲單元被觸發，可利用它的這個特點來追蹤系統頻率，方法是捕捉系統信號的過零點，因此需要把系統信號（正弦波）轉換為方波后再接入捕獲引腳。

捕獲單元的工作過程為：當捕獲輸入引腳CAPx上檢測到所選的跳變時，所選的GP定時器的計數值被捕獲并存放糾一個FIFO堆棧中。與此同時，相應的中斷標志位被置位．外設中斷將產生一個中斷請求信號，如果使用了捕獲中斷．則可以從中斷服務子程序中湊取捕獲刨的計數值。如果沒有使用中斷，也可以通過查詢中斷標志位和FIFO堆棧的狀態位來確定足否發生了捕獲事件，若已發生，則可以從相應的FIFO堆棧中讀取捕獲到的計數值。

3、事件管理器EV中的比較單元

SVG中的SPWM波形的輸出主要靠2407的事件管理器中的比較單元來實現。事件管理器EVA模塊巾有3個全比較單元（比較單元l，2和3）EVB模塊中同樣也有3個全比較單元，且每個比較單元都有兩個相關的PWM輸出引腳．和捕獲單元一樣，比較單元的計時時基也由通用定時器GP提供。

比較單元的結構樁圖如圖3所示，圖中的PWM電路包括非對稱/對稱波形發生器和可編程的死區單元。其工作過程為：通用定時器GP的計數器不斷與比較寄存器的值進行比較，當發生比較匹配時，比較單元的兩個輸出引腳將根據比較方式控制寄存器ACTRx的設置進行跳變。并且，如果中斷不被屏蔽。將產生一個外設中斷請求信號。

圖3 比較單元的結構框網

4、串行通信接口模塊（SCI）

串行通信接口SCI模塊支持CPU與其他使用標準格式的異步外沒之間的數字通信。2407與其它外設進行數據交換的過程為：DSP向外設傳送數據時．先把數據送SCI模塊，再經SCI的發送數據引腳傳遞到外設的接收數據引腳：DSP由外設接收數據時，數據由外設的發送數據引腳傳遞至SCI的接收數據引腳．存放在SCI模塊中，然后DSP再從該模塊中讀取數據進行相應的處理。

3．2 采樣信號預處理裝置

2407 DSP的工作電壓為+3.3V，故接入其引腳的信號電壓也不能超過3.3V且其內部模數轉換模塊的基準電壓范圍為0～+3.3V，是單極性的。而在實驗室條件下，來自電壓互感器和電流互感器二次側的電壓和電流分別為0～1OOV和0-5A，且為交流電，故信號需先接入一個信號預處理裝置，經處理達到2407要求的數值范圍后冉接人其ADCIN引腳。

3．3 電網頻率跟蹤模塊

系統電瓜雖然一般為50Hz，但也會上下波動。為了使SVC產牛的附加電壓頻率和系統電瓜頻率保持一致，必須進行電網頻率跟蹤。

測量電網頻率的方法是把系統電壓（正弦波）通過一個方波轉換電路變成與之同周期的同步方波信號，然后測量其兩個相鄰上升沿之間的時間間隔就可得到此方波信號也就是系統電壓的周期。同步信號產生電路如圖4所示。

圖4同步信號產牛電路

圖5過壓、欠壓保護電路

4 系統保護電路設計

雖然在IPM內部已設有過流、過壓等保護，但是為了提高系統的可靠性及更好的保護1GBT管，仍須設置一套快速而準確的保護環節以防止符種故障的發生。本文就設計了系統的過壓、久壓保護、IPM故障保護。所有的保護電路的故障信號輸出相與后送入DSP的中PDPINT斷口，當DSP的PDPINT管腳接收到低電平信號，DSP將做出相應的中斷處理，立即封鎖PWM輸出及停止運行。

由于保護電路屬于系統的弱電控制部分，而故障信號又是從主電路中取出的，為保證系統工作的穩定應實行弱電和強電隔離，即使兩者之間即保持控制信號聯系，義要隔絕電氣方面的聯系。這就要求我們設計保護電路的同時應該考慮抗干擾問題。

系統中設置了直流電壓過壓、欠壓保護電路如圖5所示。因為IGBT集射極耐壓及承受反壓的能力有限，而我國電網電壓的線件度較差，在重負荷時線電壓通常小于342V，而在用電低谷期線電壓高達440V，如此大的電壓變化范圍，會導致直流回路過壓或久壓，因此應設置直流電壓過壓、欠壓保護電路。直流電壓保護信號取自主回路濾波電容器兩端，經電阻Rl、R2分壓和光耦隔離后送入控制電路。

本文作者創新點：本文主要闡述了根據SVG的工作原理和控制方式設計的硬件電路方案。本硬件電路的設計采用先進的控制芯片和開關元件，可完成SVG功能的需要，達到了國內國際先進水平，項目經濟效益約為60萬元。

責任編輯：gt