行為語句描述電路的外在行為,外文文獻關于行為描述的定義是:
1.僅僅描述“What do”,而不描述(或幾乎不描述)“How to do”,的HDL代碼,為行為描述
2.不僅描述“What do”,部分描述(少量描述)“How to do”,的HDL代碼,為數據流描述
3.不僅描述“What do”,還有全部充分的描述“How to do”,的HDL代碼,為結構化描述
注意英文“What do”對應中文的“做什么”;“How to do”對應中文的“如何去做”
在HDL語言系統中,行為語句(例如if,case)必須放置在特定的容器中,EDA才加以識別,用于綜合。這種特定的容器稱為行為體(Behaviour Body)。Verilog中常用的循環行為體為always語句塊。
閉節點描述
根據Verilog編譯器的定義:循環行為體中,信號敏感表在某些情況下,與綜合有關(按照EDA的經典理論,循環行為體的信號敏感表與綜合無關)。若描述閉節點(沿敏感),其定義為:信號敏感表中,有且有一個未被引用的沿敏感信號,則該循環體的FA輸出端,將得到生成寄存器:
開節點描述
根據定義,若循環行為體的信號敏感表中沒有沿敏感信號,或者雖然有,但全部被引用,得到開節點ON描述:
跨時鐘域描述
若循環行為體的信號敏感表中有多于一個未被引用的沿敏感信號,則構成跨時鐘域描述,此時,EDA通常會直接報錯(需要設計者自己解決跨時鐘域問題)
編輯:jq
-
eda
+關注
關注
71文章
2755瀏覽量
173213 -
編譯器
+關注
關注
1文章
1624瀏覽量
49109 -
HDL代碼
+關注
關注
0文章
5瀏覽量
2078
原文標題:FPGA學習:行為語句的可綜合性
文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論