色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado的XDC設置輸出延時問題

電子工程師 ? 來源:XILINX開發(fā)者社區(qū) ? 作者:賽靈思開發(fā)者 ? 2021-06-09 17:28 ? 次閱讀

Vivado 的XDC設置輸出延時

Vivado 的XDC設置輸出延時,用于輸出伴隨時鐘和數(shù)據(jù)的,數(shù)據(jù)是由系統(tǒng)時鐘125M驅(qū)動,伴隨時鐘是由125M經(jīng)過Pll相位移動-90度。

設置輸出時鐘時,參考時鐘選擇相移的那個,發(fā)現(xiàn)不起作用,沒有路徑。

如果選擇系統(tǒng)時鐘,分析后是系統(tǒng)時鐘的最大最小延時,沒有相位移動后的信息,這是什么問題?

伴隨時鐘創(chuàng)建的Create_generated_clock中的Set_output_delay如下:

1f6a0dfe-c576-11eb-9e57-12bb97331649.png

Txc1 是鎖相環(huán)移動相位后直接送到輸出管腳,Rxc1是驅(qū)動數(shù)據(jù)的。

數(shù)據(jù)輸出路徑以及對應的Clock的連接Schematic截圖

Txc是Rx經(jīng)過鎖相環(huán)再經(jīng)過oddr生成的

數(shù)據(jù)輸出是Rxc驅(qū)動Oddr打出來的

軟件認為這個時鐘沒有路徑,這個問題在ISE上也遇到過,軟件時鐘始終不認伴隨時鐘

A1

ISE約束和Vivado的約束用法不同,Create_generated_clock的source指定的net是哪一段,改為用get_pins指定的ODDR的C pin試試。Report_clocks結(jié)果查一下你的clock約束都生效了嗎?

Q2

指定Obuf的O管腳和Edit Constraints重新編輯后,約束成功了,請問原因是什么?create_generated_clock在set_output_delay約束的簽名,有時候把鎖相環(huán)輸出的bufg改成no buffer但是生成的網(wǎng)表里仍然有,關閉再打開就沒了,但時序分析路徑卻有這個bug。

A2

是不是synthesized design沒有reload?如果synthesized design 已經(jīng)是打開的情況下,修改設計重新synthesize,已經(jīng)打開的synthesized design會提示需要reload,否則是修改之前的結(jié)果

如果發(fā)生約束沒有約束上的問題,可以查一下messages窗口里的critical warning或warning,看是否有提到關于這條約束的問題。

也可以在synthesized design或者implemented design的tcl console里,report_timing用-from -to指定路徑起始點來report下相應path看是如何分析的,可以從分析結(jié)果看下是path不存在還是約束有問題。

如果用edit constraints重新編輯并保存就好了,很可能是原來手寫的約束哪里有問題

原文標題:本周一問 | Vivado 的XDC設置輸出延時

文章出處:【微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關注

    關注

    71

    文章

    2173

    瀏覽量

    122840
  • Vivado
    +關注

    關注

    19

    文章

    819

    瀏覽量

    67266

原文標題:本周一問 | Vivado 的XDC設置輸出延時

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    使用STM32F030時沒使用內(nèi)部晶振怎么設置,使用內(nèi)部晶振時延時函數(shù)怎么寫?

    STM32F030內(nèi)部晶振怎么設置,內(nèi)部晶振是延時函數(shù)怎么設置 使用STM32F030時沒使用內(nèi)部晶振怎么設置,使用內(nèi)部晶振時延時函數(shù)怎么
    發(fā)表于 03-07 08:13

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真

    VIVADO的調(diào)試窗口IAL監(jiān)測到AFE5816輸出電壓大了一倍,怎么解決?

    公式:20Log(輸出/輸入)=10db,計算的理論輸出的峰峰值電壓應該是316mVpp,但是用VIVADO的調(diào)試窗口IAL監(jiān)測到輸出正弦波的電壓的峰峰值是620mvPP左右,大了1倍
    發(fā)表于 12-04 08:00

    U50的AMD Vivado Design Tool flow設置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見的是 Vitis
    的頭像 發(fā)表于 11-13 10:14 ?390次閱讀
    U50的AMD <b class='flag-5'>Vivado</b> Design Tool flow<b class='flag-5'>設置</b>

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?736次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    Vivado使用小技巧

    有時我們對時序約束進行了一些調(diào)整,希望能夠快速看到對應的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?548次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    使用XDC工具創(chuàng)建TMS320DM6446音頻編碼示例

    電子發(fā)燒友網(wǎng)站提供《使用XDC工具創(chuàng)建TMS320DM6446音頻編碼示例.pdf》資料免費下載
    發(fā)表于 10-15 09:18 ?0次下載
    使用<b class='flag-5'>XDC</b>工具創(chuàng)建TMS320DM6446音頻編碼示例

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?1268次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?1869次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    延時開關怎么調(diào)時間長短

    輸出端、延時控制電路和執(zhí)行機構(gòu)等部分組成。輸入端接收外部信號,如電源、開關信號等;輸出端控制被控設備的開關;延時控制電路負責設定和控制延時
    的頭像 發(fā)表于 08-19 15:46 ?2642次閱讀

    延時開關上l和a是什么意思

    的基本概念 1.1 延時開關的定義 延時開關是一種具有延時功能的電子控制元件,它可以根據(jù)設定的時間參數(shù),在電路中實現(xiàn)自動控制。當輸入信號達到設定條件時,延時開關會在一定的
    的頭像 發(fā)表于 08-19 15:45 ?7131次閱讀

    延時繼電器工作原理及應用實例

    、順序控制以及各種延時功能,確保設備按照預定的時間程序運行。以下是延時繼電器的工作原理的詳細說明: 延時繼電器的基本結(jié)構(gòu)與類型 延時繼電器通常由以下幾個主要部分構(gòu)成:輸入電路、
    的頭像 發(fā)表于 06-23 11:54 ?3870次閱讀

    如何設置三菱變頻器的輸出輸入頻率

    三菱變頻器作為工業(yè)控制領域的重要設備,其輸出輸入頻率的設置對于設備的正常運行和效率提升具有至關重要的作用。本文將詳細介紹如何設置三菱變頻器的輸出輸入頻率,并圍繞這一主題展開詳細論述,以
    的頭像 發(fā)表于 06-15 15:23 ?3244次閱讀

    Vivado編譯常見錯誤與關鍵警告梳理與解析

    Xilinx Vivado開發(fā)環(huán)境編譯HDL時,對時鐘信號設置了編譯規(guī)則,如果時鐘由于硬件設計原因分配到了普通IO上,而非_SRCC或者_MRCC專用時鐘管腳上時,編譯器就會提示錯誤。
    的頭像 發(fā)表于 04-15 11:38 ?6717次閱讀

    詳解Vivado非工程模式的精細設計過程

    設置設計的輸出路徑,設置設計輸出路徑的步驟如下所示。 第一步:如圖4.3所示,在“Vivado%”提示符后輸入命令“set outputD
    發(fā)表于 04-03 09:34 ?2057次閱讀
    詳解<b class='flag-5'>Vivado</b>非工程模式的精細設計過程
    主站蜘蛛池模板: 国产精品人妻无码久久久2022 | 99久久国产宗和精品1上映 | 手机在线观看无码日韩视频 | 红尘影院在线观看 | 99在线国产视频 | 婷婷久久综合九色综合伊人色 | 亚洲AV无码专区国产乱码网站 | 色爱AV综合区 | RUN AWAY无删减全集动漫 | 99视频精品国产在线视频 | 国产精品自产拍在线观看中文 | 无限资源在线观看播放 | 色偷拍自怕亚洲在线 | 99无码熟妇丰满人妻啪啪 | 国产在线精品亚洲另类 | 国产精品18久久久久久白浆. | 国产69精品久久久久麻豆 | 天堂视频在线观看免费完整版 | 欧美特级特黄AAAAA片 | 欧美亚洲高清国产 | 中国拍三a级的明星女 | 日本高清免费一本在线观看 | 国产精品青青在线麻豆 | 97影院理论午夜伦不卡偷 | 欧美一区二区视频高清专区 | 免费精品国产日韩热久久 | qq快播电影网 | 国产精品一区二区AV交换 | 国产又色又爽又刺激在线播放 | 一本之道高清在线3线观看 一本之道高清视频在线观看 | 好男人免费观看在线高清WWW | 久久婷婷五月免费综合色啪 | 国产69精品久久久久乱码韩国 | 性做久久久久免费观看 | 伊人精品视频直播 | 亚洲天堂久久久 | 国产精品久久久久AV麻豆 | 无敌在线视频观看免费 | 一本久道久久综合婷婷五月 | 教室里的激情电影 | 国产成人h在线视频 |