功率模塊封裝的驅動力是為了提高功率密度，提高可靠性和進一步降低成本。傳統模塊由于焊接工藝和鍵合線的原因，限制了功率密度的大幅提升。新的IGBT芯片具有更高的電流密度、更高的開關速度和有限的短路能力，如果封裝設計不匹配，這些特性都將影響功率模塊的可靠性。散熱性能和DCB與基板之間的連接技術是首要考慮優化的因素點，但寄生電感、均勻的芯片電流分布和主功率端子設計也是需要考慮的重要因素。

前言

大多數新設計的IGBT模塊都配備了最新技術的IGBT芯片。但多數情況是，由于封裝結構不匹配，無法充分發揮IGBT芯片新技術的性能，因此不得不做出妥協。

有不同功率端子設計的功率模塊。寄生電感有很大的差異，也就是說在相同的電流下，RBSOA和功率損耗不同，而這兩點都會影響模塊的可靠性。

這些模塊有的有4個直流功率端子，有的只有2個直流功率端子。有的模塊主端子在兩側，有的在封裝頂部。直流母線電容組的連接方式不同，需要優化設計使得在關斷過程中降低過電壓。

另外重要的是如何并聯這些模塊，使得電容組和功率模塊之間的寄生電感是均勻的。不均勻的功率模塊連接，電容組之間的紋波電流將影響電容的溫度和壽命。

寄生電感和換流回路

芯片與功率端子之間的內部結構優化是提高可靠性的重要因素，必須避免芯片端的過電壓應力。內部寄生電感會影響芯片端的峰值電壓。圖2為模塊的寄生電感、直流母線電容和芯片電感。

圖2：功率模塊的寄生電感/寄生電容和芯片圖

由于寄生電感的原因，工程師只能測量功率端子上的集電極/發射極電壓，而很難測量IGBT芯片電壓。圖3顯示了輔助端子上和芯片端的柵極/發射極電壓。

圖3：柵極/發射極電壓受內部電感影響的情況

圖4是一個1700V模塊的RBSOA的例子。由于內部寄生電感，端子上允許的安全電壓比芯片水平低100V以上。

圖4：1700V模塊的RBSOA的例子

在半橋模塊的工作過程中，例如要開關上管IGBT，即意味著上管IGBT的切換與下管續流二極管搭配。圖5顯示了從DC+到DC-的換流回路，換流回路是影響寄生電感的關鍵因素，其中包括內部電感和外部電感。

圖5：半橋模塊的環流換流回路舉例

盡量減少這些電感，可以降低關斷時的過電壓，降低關斷損耗，這將直接影響功率模塊的性能。

多個DCB的大功率模塊和直流電容組連接方式

此外，有多個DCB并聯的IGBT模塊可獲得更高的電流等級，其必須考慮所有并聯連接的DCB的寄生電感，特別柵極和發射極的連接。芯片內部并聯的模塊中，寄生電感可能會導致芯片的動態不均流并且導致芯片之間的電流振蕩，圖6顯示的是有多個并聯DCB的IGBT模塊。

圖6：6個DCB并聯的大功率模塊，功率端子有兩個正負連接

在功率單元的設計中，功率端子和直流母線電容之間的連接非常重要。從功率端子到直流母線電容的不對稱連接會導致電容組中不同位置的電容產生不同的溫度（由于不同紋波電流），而高溫將影響壽命。圖7顯示了功率模塊和直流母線電容之間的連接。

圖7：功率模塊與直流母線電容組連接

“A ”從功率模塊到直流母線電容有一個非常對稱的連接。每一個半橋（600A---總共2400A）都對稱地連接到電容組，可實現低寄生電感和對稱的紋波電流。

“B ”模塊到母線電容連接并不理想，因為單個功率模塊的電流非常大（1400A------共2800A），而上述結構將導致直流母線電容組的不均勻紋波電流。

“C ”是2個單顆大電流IGBT（2400A）組一個半橋。其換流電感非常大，與電容組的連接也不易設計

傳統的大功率模塊端子設計

所有傳統的大功率IGBT模塊都沒有全面優化的功率端子結構設計。圖8是一個傳統IGBT模塊結構，電流范圍在300-900A。由于交流端子在其中一側，直流端子在另一側，端子間沒有任何重疊設計，因此端子寄生電感較大。寄生電感在23-35nH左右。同時本模塊有4個DCB，每個DCB的換流回路不同，這個因素使得每個并聯芯片之間的電流分布不均勻。

圖8：模塊功率端子結構及多個DCB換流回路路徑

圖9顯示了另一種傳統的62/34mm模塊結構，電流范圍為150-600A。DC+和DC-端子是重疊的，內部端子設計為低寄生電感，可以保證12nH左右。

圖9：模塊功率端子結構及換流回路路徑

為電流范圍為一種1000-1800A的模塊結構。該模塊有6個并聯的DCB，內部DC+和DC-端子是重疊的，所以內部端子上的寄生電感較小，但每個DCB到端子距離不同，使得各DCB之間的電流分布不均勻。

以上提到的模塊都是市場上常見的傳統模塊，而這些模塊都沒有實現最優化的端子設計。

優化后的大功率模塊端子設計

在SEMIKRON模塊中，特殊的重疊式端子設計是減少內部寄生電感并使電流分布達到一流水平的一大舉措。圖11顯示了SkiiP4的功率端子與疊層直流和交流銅排。

芯片之間的電流分布主要受寄生電感和芯片之間的電感差異影響。影響這些寄生電感的設計要點有兩個：一是芯片在基板上的布局；二是主端子的內部設計。

如果DCB布局不對稱，不同芯片的換流路徑具有不同的寄生電感，導致不同芯片的電流和損耗不同，最終導致芯片的溫度不同（圖12）。為了防止各個芯片過熱，需要進行降額處理。

圖12：非對稱芯片分布及換流過程中的電流過沖現象

而SKiiP的DBC布局基本上是對稱的，在電流路徑中具有對稱的電感。因此，所有芯片的換流行為非常均勻（圖13），不需要降額。

圖13：對稱的芯片分布和換流過程中的電流過沖

另外減少內部電感的可行設計措施是并聯DC+和DC-端子中的電流路徑和并聯AC電流路徑，內部端子設計保證了主電感的磁耦合。在DC+和DC-之間的電流換流過程中，磁場不需要改變太多，這有助于低電感設計。

圖14是在不同芯片位置和外部直流端子上測試的電壓波形。端子與內部芯片電壓差為150V，以測量電流上升速度為計算標準，可以計算出從DC+到DC-的電感約為20nH；其中還可以看到，各個芯片位置幾乎不存在任何電壓差，這表明疊層端子設計部分的電感量極低。

圖14：不同芯片位置和外部端子在6.7kA/μs時，SkiiP4關斷期間的過電壓波形（時間刻度=20ns/Div）

導致150V電壓差的電感主要是由帶螺絲安裝點的外部端子產生的。

圖15為端子設計對寄生電感的影響。如果設計得當，寄生電感可以降低80%。

圖15：端子設計對寄生電感的影響

根據仿真結果，標準分體式端子的寄生電感為13.24nH，如果改成兩部分并聯結構，電感量將降低到8.44nH。如果采用22片彈簧并聯的結構，電感量可以大幅降低到2.76nH。最后將端子修改為疊層結構，寄生電感進一步降低到1.6nH。

為了適應SiC等具有更高可靠性、更高開關頻率和更高di/dt的新一代芯片要求，賽米控已開發出3D SkiN技術。

圖16顯示了3D SkiN模塊的截面結構，通過使用多層柔性箔代替鍵合線，并對整個模塊中的散熱器、DBC、硅和柔性箔進行銀燒結。在功率密度、可靠性、寄生電感和熱擴散等方面都有了新的突破，讓系統設計者有更大的自由度來發揮功率芯片的性能。

圖16：3D SkiN模塊的截面構造

3D SkiN技術使內部寄生電感降低到約1.3nH，但直流端子設計相較于內部機構依然有很大的寄生電感，因此外部端子設計是下一步的設計重點；在3DSkiN技術的基礎上，新的外部端子設計如下圖17所示即將實現應用，這種重疊式外部端子結構帶來了超低的寄生電感，使得該模塊的總寄生電感可以低至2.5nH。

圖17：特殊外部重疊式端子構造

結合3D SkiN和重疊式直流外端子的優勢，該模塊的功率密度比傳統模塊提高了30%，并且具有極高的可靠性。

為了獲得最佳的性能，電容的直流端子也需要進行優化，采用疊層正負端子，模塊加電容組可以達到10nH的總寄生電感。下圖18為直流電容端子的結構。

總結

隨著芯片技術的不斷發展，需要實現更快的開關速度和更高的可靠性，功率模塊封裝技術的應用將越來越受到限制。

模塊的端子設計對寄生性能和可靠性性能極為重要。SEMIKRON通過3DSkiN技術和重疊設計的外部直流端子優化了端子設計，可以使總寄生電感達到2.5nH，結合優化的直流電容，系統寄生電感可以降低到10nH。

優化后的功率模塊端子設計降低了總寄生電感，從而降低了二極管和IGBT的峰值電壓和功率損耗。同時優化的端子和DCB設計使得模塊內部的每個芯片或每個模塊并聯的電流分布均勻。上述優化帶來了比傳統封裝更高的可靠性能。

責任編輯：lq6