色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

時序問題常見的跨時鐘域亞穩態問題

FPGA之家 ? 來源:CSDN博客 ? 作者:多喝hot水 ? 2021-06-18 15:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

今天寫一下時序問題常見的跨時鐘域的亞穩態問題。

先說明一下亞穩態問題:

D觸發器有個明顯的特征就是建立時間(setup time)和保持時間(hold time)

如果輸入信號在建立時間和保持時間發生變化,則可能產生亞穩態,如果在時鐘上升沿也就是D觸發器采樣期間,輸入點評判斷為1則輸出為1,如果是0則輸出為0,另外一種情況就是在時鐘上升沿時,D在發生變化,在中間思考跳轉很久,但不知道Dinput跳到0還是1(此狀態出現概率非常低,但會出現)到下一個時鐘還沒有思考好是0還是1,沒有出現穩定狀態,這就是亞穩態。[1]

總結:在FPGA系統中,如果數據傳輸中不滿足觸發器的Tsu和Th不滿足,或者復位過程中復位信號的釋放相對于有效時鐘沿的恢復時間(recovery time)不滿足,就可能產生亞穩態,此時觸發器輸出端Q在有效時鐘沿之后比較長的一段時間處于不確定的狀態,在這段時間里Q端在0和1之間處于振蕩狀態,而不是等于數據輸入端D的值。這段時間稱為決斷時間(resolution time)。經過resolution time之后Q端將穩定到0或1上,但是穩定到0或者1,是隨機的,與輸入沒有必然的關系。[2]

總結亞穩態問題產生場景:1)跨時鐘域的信號傳輸,由于源信號時鐘與目的信號時鐘的相移未知,可能導致保持時間和建立時間條件不滿足,從而產生亞穩態現象。2)異步信號,最常見的為異步復位信號,由于異步信號不與觸發器同步時鐘同步,所以可能導致保持時間和建立時間條件不滿足,產生亞穩態現象。

(建立時間保持時間條件:數據在建立時間和保持時間保持穩定)

亞穩態導致的后果:

一般情況下亞穩態產生的后果為產生不可預知的數據,或者在前面所述亞穩態第三種情況可能導致系統崩潰。在數據表現方面來說會產生毛刺、突變等現象。影響系統后續的邏輯判斷和程序整體運行走向。

一般FPGA的建立時間和保持時間加起來為1ns左右,所以可以根據概率論來計算亞穩態產生的概率,也就是同步時鐘周期的倒數。

亞穩態的串擾,也就是D觸發器處于震蕩狀態時會影響后續觸發器的狀態,一般來說如果震蕩狀態不超過同步時鐘周期,也就不會串擾下一個觸發器導致下一個觸發器也產生振蕩,一般工程上來講串兩至三個觸發器基本就可以保證不串擾。(是可能不串擾,不是一定不串擾,串擾的可能性很小)

針對上述的亞穩態問題,常見的解決方法:

1)通過對異步信號邊沿提取實現異步信號同步處理,在邊沿提取過程中也要防止亞穩態串擾,進行多寄存器緩存減小亞穩態串擾的可能性。

2)通過FIFO實現異步信號同步處理。

3)對于異步時鐘通過異步復位同步釋放的方法實現亞穩態大可能的消除:

異步復位,同步釋放就是對異步復位時鐘進行兩次或兩次以上緩存,盡可能的減少亞穩態信號進入到系統內部。

在進行異步復位同步釋放的時候一定能夠要進行至少兩次緩存,這樣才能保證亞穩態串擾的可能性大大降低。

原文標題:【FPGA】幾種時序問題的常見解決方法

文章出處:【微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    11

    文章

    1903

    瀏覽量

    133298
  • 時序設計
    +關注

    關注

    0

    文章

    21

    瀏覽量

    44033

原文標題:【FPGA】幾種時序問題的常見解決方法

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    黑芝麻智能時間同步技術:消除多計算單元的時鐘信任鴻溝

    上海2025年7月21日 /美通社/ -- 本文圍繞時間同步技術展開,作為智能汽車 "感知-決策-執行 -交互" 全鏈路的時間基準,文章介紹了 PTP、gPTP、CAN 等主流同步技術及特點
    的頭像 發表于 07-22 09:17 ?128次閱讀
    黑芝麻智能<b class='flag-5'>跨</b><b class='flag-5'>域</b>時間同步技術:消除多<b class='flag-5'>域</b>計算單元的<b class='flag-5'>時鐘</b>信任鴻溝

    異步時鐘處理方法大全

    該方法只用于慢到快時鐘的1bit信號傳遞。在Xilinx器件中,可以使用(* ASYNC_REG = "TRUE" *)標記,將兩個寄存器盡量靠近綜合,降低 亞穩態因導線延遲太大而傳播到第二個寄存器的可能性。
    的頭像 發表于 05-14 15:33 ?675次閱讀
    <b class='flag-5'>跨</b>異步<b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理方法大全

    FPGA時序約束之設置時鐘

    Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_gro
    的頭像 發表于 04-23 09:50 ?506次閱讀
    FPGA<b class='flag-5'>時序</b>約束之設置<b class='flag-5'>時鐘</b>組

    CMOS邏輯IC使用時如何應對電路中的危害、亞穩態、鎖存以及ESD—東芝半導體帶你深入電子設計

    提要 本期課堂,我們將繼續深入CMOS邏輯IC的使用注意事項,介紹如何應對電路中的危害、亞穩態、鎖存以及ESD防護等問題。 Q 危害的問題 如果是由OR(或)、AND(與)和其它門組成的多輸入組合
    的頭像 發表于 02-07 17:43 ?1365次閱讀
    CMOS邏輯IC使用時如何應對電路中的危害、<b class='flag-5'>亞穩態</b>、鎖存以及ESD—東芝半導體帶你深入電子設計

    JESD204B接口協議采用SUBCLASS1方案,在系統設計上遇到諸多問題求解決

    的,并且在不同的電壓,如何能保證到達各器件內部之后,仍能滿足建立保持時間要求呢?特別是DEVICE CLK采用2.5G的高頻情況下。如果以外部時鐘控制芯片去調整的話,即使在常溫下能保證DEVICE
    發表于 01-10 07:25

    TSP研究:車內網聯服務向融合、全場景融合、艙駕融合方向拓展

    的數據采集與供應,進而為車主提供更加多樣化服務。其服務內容涵蓋導航服務、社交服務、娛樂服務、遠程保養服務、安全服務等。 來源:公開資料 隨著融合、艙駕融合等趨勢的演進,TSP供應商也在悄然進步,從純車內網聯服務應用向
    的頭像 發表于 01-06 09:40 ?1529次閱讀
    TSP研究:車內網聯服務向<b class='flag-5'>跨</b><b class='flag-5'>域</b>融合、全場景融合、艙駕融合方向拓展

    混合示波器的原理和應用

    部分包括一個或多個模擬通道,用于測量和顯示模擬信號的波形;數字部分包括一個或多個數字通道,用于測量和顯示數字信號的時序波形;RF通道則專門用于捕獲和分析射頻信號。 采樣:混合示波器通過模擬通道和數
    發表于 12-27 15:54

    時序約束一主時鐘與生成時鐘

    一、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發器GT的輸出引腳進入FPGA內部。對于賽靈思7系列的器件,主
    的頭像 發表于 11-29 11:03 ?1441次閱讀
    <b class='flag-5'>時序</b>約束一主<b class='flag-5'>時鐘</b>與生成<b class='flag-5'>時鐘</b>

    DAC3164時序和信號,輸出信號有毛刺怎么解決?

    的作用? 3.那時鐘下,如果是sif做復位同步,時間較長的話,頻偏會造成讀寫指針出現碰撞報警? 4.我的需求是發送一段數據后中間間隔一段時間后繼續發送數據,采用的是txen有效方式來實現,是不是
    發表于 11-21 07:12

    一文解析時鐘傳輸

    采樣到的信號質量!最常用的同步方法是雙級觸發器緩存法,俗稱延遲打拍法。信號從一個時鐘進入另一個時鐘之前,將該信號用兩級觸發器連續緩存兩次,可有效降低因為
    的頭像 發表于 11-16 11:55 ?1308次閱讀
    一文解析<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>傳輸

    TPS65950實時時鐘時序補償分析

    電子發燒友網站提供《TPS65950實時時鐘時序補償分析.pdf》資料免費下載
    發表于 10-29 10:01 ?0次下載
    TPS65950實時<b class='flag-5'>時鐘</b><b class='flag-5'>時序</b>補償分析

    FPGA Verilog HDL有什么奇技巧?

    模塊的時序風險:在進行 design partition(設計劃分)時,如果前后兩個模塊時鐘不同,采用 register in(寄存器輸入)可能會引入
    發表于 09-12 19:10

    如何處理時鐘電路的常見故障

    處理時鐘電路的常見故障是一個涉及多個步驟和細節的過程,需要仔細分析和逐步排查。時鐘電路在電子設備中扮演著至關重要的角色,負責提供穩定的時鐘信號,以確保設備內部各組件能夠協調運行。
    的頭像 發表于 09-09 16:49 ?2859次閱讀

    穩態電路的實現方式

    穩態電路是一種能夠維持兩種穩定狀態的電路,這兩種狀態通常是高電平和低電平。雙穩態電路在數字電路、時序邏輯電路和復雜數字系統中有著廣泛的應用。
    的頭像 發表于 08-29 09:47 ?1388次閱讀

    穩態觸發器穩態是什么狀態的

    穩態觸發器,也稱為單穩態多諧振蕩器或單穩態脈沖發生器,是一種常用的數字電子元件。關于其穩態狀態,存在不同的表述方式,但核心意義是一致的。以下是單
    的頭像 發表于 08-22 10:09 ?1132次閱讀
    主站蜘蛛池模板: 色一欲一性一乱一区二区三区 | 永久免费毛片 | 99在线在线视频观看 | 久久久久久久久人体 | 伊人角狠狠狠狠 | 国产精品久久久久婷婷五月色婷婷 | 97影院理论午夜伦不卡偷 | 国产97视频在线观看 | 嗯啊…跟校草在教室里做h 嗯 用力啊 嗯 c我 啊哈老师 | 中国xxxxxx片免费播放 | 野花香在线观看免费高清播放视频 | 亚洲精品久久久久中文字幕二区 | 妻子的妹妹在线 | 日本理论片午午伦夜理片2021 | 中文字幕人成人乱码亚洲AV | 无套内射在线观看THEPORN | 欧美日韩一区不卡在线观看 | 亚洲国产成人精品无码区99 | 99热.com| 久久久久久人精品免费费看 | 国产69精品久久久久APP下载 | 短篇合集纯肉高H深陷骚 | 超级碰碰青草久热国产 | 18禁止观看免费私人影院 | 国语自产精品一区在线视频观看 | 色悠久久综合 | 福利视频久久 | 国产亚洲国际精品福利 | 乌克兰18性hd | 天堂草原天黑黑 | ppypp日本欧美一区二区 | 亚洲、国产综合视频 | 99精品视频一区在线视频免费观看 | 四虎国产一区 | 中文字幕乱码一区AV久久 | 色偷偷男人天堂 | 欧洲内射VIDEOXXX3D | 我们日本在线观看免费动漫下载 | 亚洲AV无码专区国产乱码网站 | 韩国伦理三级 | 久久热国产在线视频 |

    電子發燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品