近日，長江存儲工藝研發團隊在第五屆IEEE EDTM上發表存儲芯片制造工藝改進方面的最新成果，通過探明磷摻雜工藝缺陷的形成機理，提出并驗證了兩種表面處理解決方案，解決了工藝制造中存在的問題，提高了器件制造的可靠性，為提升產品品質夯實了技術研發基礎。

研究背景

在3D NAND閃存中，氧化物-多晶硅-氧化物堆疊結構是存儲單元陣列底層共同源，為獲得更好的電性能和更低界面粗糙度，LPCVD高濃度原位摻磷非晶硅是首選工藝。但當磷的摻雜濃度超過硅的固溶度極限，會導致大部分磷處于不穩定狀態并形成表面沉積。另外，在氧化層生長工藝中，TEOS（正硅酸乙酯：Si（OC2H5）4）熱分解是最簡單和成本最低的方法，但在氧化層表面會有一些未完全反應的含氧基團。在薄膜沉積過程中，表面的磷和含氧基團會導致氧化物異常生長局部，從而形成球狀凸點缺陷（bump defects），影響后續工藝，甚至影響器件功能。

長江存儲-中科院微電子所產研聯合團隊為改善這類工藝缺陷，詳細研究了多晶硅上下界面缺陷的形成機理，并采用濕法清洗，使兩界面處的凸點缺陷數量明顯減少，大大提高了成品率。

相關成果以“Optimization of Bump Defect at High-concentration In-situ Phosphorus Doped Polysilicon/TEOS Oxide Interface for 3D NAND Flash Memory Application”發表于第五屆IEEE電子器件技術與制造會議（IEEE Electron Devices Technology and Manufacturing Conference），趙冬雪為第一作者，夏志良與霍宗亮為共同通訊作者。

研究內容

團隊通過研究上下氧化層界面產生凸點缺陷的形成機理，發現這是磷與界面上含氧基團相互作用的結果。團隊采取了兩種濕法工藝去除磷和含氧基團：方法1適用于TEOS氧化層的表面處理，處理液由S1與S2組成，S1是一種富羥基溶液，可在不損傷氧化層的同時去除氧化基團；S2是一種堿性溶液，可確保硅晶圓表面的親水性以免在后續流程中形成水印缺陷；方法2適用于非晶硅的表面處理，處理化學劑由S3與S4組成，S3溶液用于去除硅表面P205雜質;S4是一種氧化性氣體，通過再次氧化形成一層致密薄膜防止形成磷沉積。

結果表明，這兩種方法都可以解決重摻磷多晶硅與正硅酸酯氧化物界面的缺陷，經處理后缺陷數量明顯減少。

前景展望

團隊通過對于閃存芯片制造工藝缺陷的深入研究，探明了缺陷形成機理，提出了工藝解決方案，并在驗證中取得了良好的改進效果，解決了工藝制造中存在的問題，提高了器件制造的可靠性，將會成為長江存儲提升產品品質的又一助推劑。長江存儲在存儲芯片的技術突破既是研發和工藝端數千人汗水的凝聚，也是產業鏈上下游通力協作的成果，祝愿集成電路學界和產業界的合作能夠實現更多產品的落地，助力中國芯冉冉升起。

團隊介紹

霍宗亮，長江存儲聯席首席技術官，微電子所納米加工與新器件集成技術研究室研究員、博士生導師，現研究方向為新型半導體存儲技術方。2003年博士畢業于北京大學微電子學專業，后曾任職于三星半導體研發中心。

夏志良，長江存儲技術中心工藝整合研發處負責人，微電子所博士生導師、正高級工程師。2007年博士畢業于北京大學，后曾任三星半導體研究所首席工程師，研究方向為存儲器工藝與器件技術。

中國科學院微電子研究所，前身為原中國科學院109廠，成立于1958年，1986與中科院半導體體、計算技術所與大規模集成電路部分合并，2003年9月正式更名為中國科學院微電子研究所。微電子所是國內微電子領域學科方向布局最完整的綜合研究與開發機構，是國家科技重大專項集成電路裝備及工藝前瞻性研發牽頭組織單位，是中國科學院大學微電子學院的依托單位，是中國科學院集成電路創新研究院的籌建依托單位。

現擁有2個基礎研究類中國科學院重點實驗室、4個行業服務類研發中心、5個行業應用類研發中心、4個核心產品類研發中心。

長江存儲科技有限責任公司成立于2016年7月，是一家專注于3D NAND閃存設計制造一體化的IDM集成電路企業。在國家科技重大專項02專項的支持下，長江存儲與微電子所長期產研合作，自主研發了獨具創新的Xtacking技術，成功解決了存儲陣列與讀寫電路的分離加工和整合集成的技術難題，并在產品端獲得了豐碩的突破性成果：

● 2017年底，長存推出首款自主設計的32層3D NAND閃存芯片；

● 2019年9月，搭載Xtacking自主架構的64層TLC 3D NAND閃存芯片正式量產；

● 2020年4月，128層TLC/QLC兩款產品研發成功，其中X2-6070型號作為業界首款128層QLC閃存，擁有業界最高的I/O速度，最高的存儲密度和最高的單顆容量。

責任編輯：haq