色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA扇出太多引起的時序問題

FPGA設計論壇 ? 來源:CSDN博客 ? 作者:多喝hot水 ? 2021-10-25 16:30 ? 次閱讀

1.扇出太多引起的時序問題。

信號驅動非常大,扇出很大,需要增加驅動能力,如果單純考慮驅動能力可以嘗試增加buffer來解決驅動能力,但在插入buffer的同時增加了route的延時,容易出現時序報告評分問題。

解決該問題常用方法為進行驅動信號邏輯復制,即對扇出很大的信號產生邏輯進行多次復制,生成多路同頻同相的信號去驅動下級邏輯電路。保證了時延同時也增大了驅動能力。但是該方法在使用過程中可以和buffer一起使用,平衡資源利用率和時延,防止資源分配不均或者時序考慮不周。

解決該問題常用方法為進行驅動信號邏輯復制,即對扇出很大的信號產生邏輯進行多次復制,生成多路同頻同相的信號去驅動下級邏輯電路。保證了時延同時也增大了驅動能力。但是該方法在使用過程中可以和buffer一起使用,平衡資源利用率和時延,防止資源分配不均或者時序考慮不周。

2.對于時鐘頻率要求較高導致的上升沿下降沿對不同的寄存器操作的問題。

首先分析該問題產生原因,如果上升沿下降沿都使用,就相當于是電平觸發,電平觸發比時鐘沿觸發更容易受到干擾,所以一般不同時對一個時鐘的上升沿和下降沿分別對不同的寄存器操作。

1)將時鐘通過MMC或者PLL產生180相移產生新的時鐘,新的始終的上升沿就是原時鐘的下降沿,從而實現都為上升沿觸發。

2)使用全局時鐘資源中的INV實現對原時鐘信號取反,然后新的時鐘信號的上升沿就是原時鐘的下降沿。

另外對于其他方法要思考,比如對原時鐘信號進行倍頻實現上升沿下降沿均為上升沿,這個方法直接提升系統時鐘速率一倍,如果不是時鐘速度太高這個上升沿下降沿問題也不會出現了,故,該方法暫不考慮。還有就是對于時鐘的使用一定要使用PLL或者MMC這些專門的時鐘內核生成。

另外對于其他方法要思考,比如對原時鐘信號進行倍頻實現上升沿下降沿均為上升沿,這個方法直接提升系統時鐘速率一倍,如果不是時鐘速度太高這個上升沿下降沿問題也不會出現了,故,該方法暫不考慮。還有就是對于時鐘的使用一定要使用PLL或者MMC這些專門的時鐘內核生成。

3.布局太差導致的布線延遲太高問題

布線延遲太高問題一般有兩種情況:

1)一種是布線扇出太多導致的問題,另外再對扇出太多補充一點,扇出太多而增加buffer提高驅動能力,而普通I/O信號或片內信號進入BUFG到從BUFG輸出,有大約10ns的固定時延,但是BUFG到片內所有單元的延時可以忽略為0ns。這個問題在上篇中已經給出了解決方案,也就是通過邏輯復制的方法解決。

2)就是今天要說的問題,就是本身各種信號扇出并不多,邏輯時間也不是很大,但是布線延遲很大,這種問題就是布局太差的問題。

相應的解決方案有:通過ISE布局工具中調整布局的努力程度(effort level),特別努力程度(extra effort),MPPR選項,實在不行的話就嘗試使用Flootplanner相對區域約束重新對設計進行布局規劃。

4.就是出現邏輯級數過多情況

也就是邏輯計算時間比較大,這種情況一般不屬于時序問題,而屬于程序編寫問題,盡量不要嵌套IF ELSE語句或者CASE語句嵌套,能用CASE語句盡量不用IF ELSE語句,還有就是在使用IF 語句和CASE語句時注意防止產生不必要的鎖存器。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1629

    文章

    21729

    瀏覽量

    603019
  • 驅動
    +關注

    關注

    12

    文章

    1838

    瀏覽量

    85263
  • 時鐘
    +關注

    關注

    10

    文章

    1733

    瀏覽量

    131452

原文標題:FPGA時序問題與解決方法

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    華天科技硅基扇出封裝

    來源:華天科技 在半導體封裝領域, 扇出(Fan-Out)技術 正以其獨特的優勢引領著新一輪的技術革新。它通過將芯片連接到更寬廣的基板上,實現了更高的I/O密度和更優秀的熱性能。由于扇出型封裝不需要
    的頭像 發表于 12-06 10:00 ?153次閱讀

    高速ADC與FPGA的LVDS數據接口中避免時序誤差的設計考慮

    電子發燒友網站提供《高速ADC與FPGA的LVDS數據接口中避免時序誤差的設計考慮.pdf》資料免費下載
    發表于 10-15 09:50 ?5次下載
    高速ADC與<b class='flag-5'>FPGA</b>的LVDS數據接口中避免<b class='flag-5'>時序</b>誤差的設計考慮

    FPGA電源時序控制

    電子發燒友網站提供《FPGA電源時序控制.pdf》資料免費下載
    發表于 08-26 09:25 ?0次下載
    <b class='flag-5'>FPGA</b>電源<b class='flag-5'>時序</b>控制

    傳感器陣列扇出技術和實現

    電子發燒友網站提供《傳感器陣列扇出技術和實現.pdf》資料免費下載
    發表于 08-23 09:47 ?0次下載
    傳感器陣列<b class='flag-5'>扇出</b>技術和實現

    深度解析FPGA中的時序約束

    建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序分析中也存在。
    的頭像 發表于 08-06 11:40 ?664次閱讀
    深度解析<b class='flag-5'>FPGA</b>中的<b class='flag-5'>時序</b>約束

    FPGA時序課件下載

    方便FPGA愛好者學習
    發表于 07-12 11:45 ?2次下載

    FPGA 高級設計:時序分析和收斂

    今天給大俠帶來FPGA 高級設計:時序分析和收斂,話不多說,上貨。 這里超鏈接一篇之前的STA的文章,僅供各位大俠參考。 FPGA STA(靜態時序分析) 什么是靜態
    發表于 06-17 17:07

    Xilinx FPGA編程技巧之常用時序約束詳解

    今天給大俠帶來Xilinx FPGA編程技巧之常用時序約束詳解,話不多說,上貨。 基本的約束方法 為了保證成功的設計,所有路徑的時序要求必須能夠讓執行工具獲取。最普遍的三種路徑以及異常路徑為
    發表于 05-06 15:51

    FPGA工程的時序約束實踐案例

    詳細的原時鐘時序、數據路徑時序、目標時鐘時序的各延遲數據如下圖所示。值得注意的是數據路徑信息,其中包括Tco延遲和布線延遲,各級累加之后得到總的延遲時間。
    發表于 04-29 10:39 ?743次閱讀
    <b class='flag-5'>FPGA</b>工程的<b class='flag-5'>時序</b>約束實踐案例

    請問FSMC總線扇入扇出怎么計算?

    FSMC 總線扇入扇出怎么計算?
    發表于 04-28 06:22

    Xilinx FPGA編程技巧之常用時序約束詳解

    今天給大俠帶來Xilinx FPGA編程技巧之常用時序約束詳解,話不多說,上貨。 基本的約束方法為了保證成功的設計,所有路徑的時序要求必須能夠讓執行工具獲取。最普遍的三種路徑以及異常路徑為
    發表于 04-12 17:39

    淺析扇出封裝和SiP的RDL改進與工藝流程

    如今,再分布層(RDL)在高級封裝方案中得到了廣泛應用,包括扇出封裝、扇出芯片對基板方法、扇出封裝對封裝、硅光子學和2.5D/3D集成方法。
    的頭像 發表于 04-08 11:36 ?3685次閱讀
    淺析<b class='flag-5'>扇出</b>封裝和SiP的RDL改進與工藝流程

    如何解決FPGA布局布線的擁塞問題呢?有哪些方法?

    14.2節提到的問題①,即設計中有很大的扇出,對于如何獲知該扇出信號有多種途徑。常見的途徑是通過FPGAEditor(Xilinx)或者Fitter里Resource Section中
    的頭像 發表于 03-20 17:33 ?2695次閱讀
    如何解決<b class='flag-5'>FPGA</b>布局布線的擁塞問題呢?有哪些方法?

    fpga時序仿真和功能仿真的區別

    FPGA時序仿真和功能仿真在芯片設計和驗證過程中各自扮演著不可或缺的角色,它們之間存在明顯的區別。
    的頭像 發表于 03-15 15:28 ?2202次閱讀

    RDL線寬線距將破亞微米賦能扇出封裝高效能低成本集成

    RDL 技術是先進封裝異質集成的基礎,廣泛應用扇出封裝、扇出基板上芯片、扇出層疊封裝、硅光子學和 2.5D/3D 集成方法,實現了更小、更快和更高效的芯片設計。
    的頭像 發表于 03-01 13:59 ?3655次閱讀
    RDL線寬線距將破亞微米賦能<b class='flag-5'>扇出</b>封裝高效能低成本集成
    主站蜘蛛池模板: 蜜臀色欲AV无人A片一区| 久久亚洲精选| 精品国产品在线18年| 久久精品国产免费| 美娇妻的性奴史1一4| 欧美xxx性| 色妹子综合| 亚洲第一成年人网站| 中文字幕在线免费观看视频| 99热这里只有精品视频2| 东北真实仑乱| 国产色偷偷男人的天堂| 九九热这里只有国产精品| 蜜柚视频高清在线| 肉肉描写很细致的黄文| 亚洲 欧美 日本 国产 高清| 制服丝袜第一页| 超碰caopro熟女m超碰分类| 国产亚洲精品在线视频| 老司机福利视频一区在线播放| 碰超成人在线公开免费视频| 午夜无码片在线观看影院| 中文国产在线观看| 超碰在线视频 免费| 韩日午夜在线资源一区二区| 蜜芽手机在线观看| 亚洲AV 中文字幕 国产 欧美| 中文字幕伊人香蕉在线| 国产69精品久久久久APP下载| 黄色直接观看| 日本电影免费久久精品| 亚洲日韩中文字幕日本有码| aaa在线观看视频高清视频| 国产一及毛片| 欧美精品AV无码一区二区| 亚洲国产成人在线视频| 97在线精品视频免费| 国产呦精品一区二区三区下载| 美女内射少妇一区二区四区| 亚欧成人毛片一区二区三区四区| 最近中文字幕MV免费看|