如今，由高頻多相 DC/DC 轉換器提供強大支持的千兆赫茲 (GHz) 處理器以GHz速度與存儲器進行通信。在這些頻率上，組件和印刷電路板 (PCB) 寄生阻抗會產生與頻率有關的電壓降，而天線結構和 PCB 諧振接著又引發電磁干擾 (EMI)、信號完整性和電源完整性 (SI/PI) 問題。在先前的一篇博文中，我仔細研究了滿足與超快速功率晶體管（比如：LMG5200 半橋 GaN 開關）的電磁兼容性的難題。在這篇博文中，我們將察看能夠在制造之前幫助確定 PCB 問題區域的高度精細復雜的軟件工具。

設計高速、混合信號 PCB 需要經驗豐富的工程人員和設備資源 － 因此，開發成本會非常高，特別是在需要對一塊電路板實施多次迭代以實現電磁兼容性的時候。EMI、SI 和 PI 設計問題會拖延產品發布，而且如果在產品發布之后未被發現，則勢必導致客戶退貨、產品召回以及消費者信心的缺失。一家公司的盈利能力取決于其產品的謹慎分析，而且由于工作頻率不斷提高，就愈發需要了解 PCB 的電磁 (EM) 場運行方式了。

幸運的是，相同的高速 GHz 處理器和電路板已經在電路設計中實現了一種新的范式：非常先進的電路仿真。正如許多人已經知道的那樣，可以運用電路仿真來優化電路性能，甚至完成已知 PCB 器件的最壞情況電路分析。但是，能否對那些作為導致 EMI 和 SI/PI 問題發生之根源的“隱性”PCB 寄生元件進行仿真呢？幸運的是，如今的回答絕對是肯定的！

在過去的幾年里我一直關注著 3-D EM 求解器的進展，并且對 Computer Simulation Technology (CST) 專門圍繞 3-D EM 分析所做的工作印象非常深刻。例如，我快速地把 LMG5200 評估板 CAD 文件作為一個 OBD++ 文件植入了 CST EMC Studio，并采用一個寬帶激勵信號對 PCB 平面、印制線和組件阻抗進行了特性分析。

在推進任何高速電路板設計的過程中，仔細地檢查電路板走線、平面結構、過孔和組件布局是一個基本要素。在 CST EMC Studio 中，我發現電源地被連接至第二層上的一個較小的分離平面（圖 1）。當我把激勵信號施加至連續且不間斷的所示接地平面（而不是該分離平面）時，輻射發射的仿真結果有了顯著的改善。該結果與之前采用 TEM 單元測量的結果相當地一致，正如我在早先的一篇博文中論述的那樣。

圖1：CST EMC Studio中的層堆疊可視化

圖 1 中左側的插圖示出了輸入“電源地”是如何連接至第二層上的一個分離平面（紫色平面）的。而位于右側的插圖則示出了第三層上的接地平面（用綠色表示）。

采用 TINA-TI? 軟件進行的 LMG5200 的 SPICE 電路仿真預測了 LMG5200 在 60W、24V 至 12V 電源轉換中的開關操作特性，并示于圖 2。該仿真可能也采用 CST Design Studio 做過。接著，將此開關波形應用于圖 3 所示的采用 CST Design Studio 的“協同仿真”中的 3-D EM 仿真結果。然而值得注意的是，3-D EM 仿真是計算密集型的工作 － 在復雜的電路板網格中求解 Maxwell 方程很耗時間！當采用一臺具有一個圖形處理單元和 8 GB 內存的四核計算機時，3-D EM 仿真的運行需要超過 3 個小時的時間。輸入 / 輸出電容器和激勵信號在 CST Design Studio 的內部被表示為端口，而電場結果則示于圖 4。

圖2：用于3-D EM仿真的激勵信號

圖3：協同仿真——SPICE激勵信號應用于3-D EM場仿真

圖4：探頭和電場在 3 米時的測量范圍

圖4中的仿真結果是對放置在 3m 探測范圍內的電路板周圍的每個電場探頭的記錄。在特定頻率上產生的諧振與我在前一篇博文中提供的實測結果相當地一致。從仿真結果可以看到，放在某些位置的探頭具有較高的輻射級別，因而可洞察電路板上潛在的問題區域。

從功能強大的3-D EM 仿真器的這種基本應用可以清楚地看到，當試圖設計高速電源轉換器、配電網絡 (PDN) 和其他高速信號/通信總線時，對 PCB 的微波性能進行仿真是可行的，而且越來越重要。采用寬帶隙半導體器件（如 LMG5200）的電路板設計將不得不處理皮秒級的上升時間和超過 40V/ns 的電壓轉換速率。當推進符合電磁兼容性要求的解決方案時，諸如此類的電源轉換有必要對電磁場工作特性擁有更高的靈敏度。幸運的是，3-D EM 場求解器已取得了進步，可幫助工程師在設計階段中更早地隔離有關問題，從而節省成本并加快產品的上市進程。

審核編輯：何安淇