發現相位噪聲、鎖定時間或雜散問題請檢查鎖相環的環路濾波器帶寬
作為最重要的設計參數之一，選擇環路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合抖動的最優環路帶寬BWJIT也是數據轉換器時鐘等許多時鐘應用的最佳選擇。如果BWJIT并非最佳選擇，首先要做的仍是尋找最優環路帶寬。
圖1中，鎖相環(PLL)與壓控振蕩器(VCO)噪聲交叉處的偏移，BWJIT（約為140kHz）通過減少曲線下方的面積來優化抖動。
盡管此帶寬BWJIT對抖動而言是最優的，但對于相位噪聲、鎖定時間或雜散卻并非如此。表1給出了環路帶寬對這些性能指標的影響的大致參考。
| 性能指標 | 最優帶寬 | 備注 |
| 抖動 | BWJIT | 最優值一般為BWJIT。在低集成限制更高的一些情況下，有時較窄的環路帶寬實際上效果更好。 |
| 鎖定時間 | 無限 | VCO鎖定時間隨著環路帶寬的增加而提高，但有時會受到VCO校準時間（用于集成VCO）的限制，或因VCO輸入電容等寄生電容而使帶寬無法增加。 |
| 雜散 | 0Hz | 一般而言環路帶寬越窄，雜散越好，但有時會由環路濾波器周圍來自主板或芯片上的串擾所主導。 |
| 相位噪聲 | 0Hz或無限 |
如果相位噪聲低于最優抖動帶寬，相位噪聲會隨著帶寬的變寬而增大，直到變成僅為輸入基準和PLL造成的噪聲。 如果相位噪聲偏移大于最優抖動帶寬，相位噪聲會隨著環路帶寬的變窄而增大，直到變成僅為獨立的VCO噪聲。 |
表1：環路帶寬對關鍵參數的影響
為了說明表1，圖2中的模擬顯示了變化的環路帶寬的影響。鎖定時間與抖動標準化指標為圖2中從最小值增加的百分比。雜散與相位噪聲指標為圖2中從最小值增加的分貝。
如圖1所預測，環路帶寬為140kHz左右時，最優抖動確實為最佳。環路帶寬超出此范圍會有利于鎖定時間和10kHz相位噪聲，但是會降低雜散和1MHz偏移的相位噪聲。
因此，選擇環路帶寬的一種較好的方法是先選擇最優抖動帶寬（BWJIT），然后增加帶寬提高鎖定時間或低頻偏相位噪聲，或者降低帶寬提高高頻偏相位噪聲或雜散。
選擇正確的環路帶寬遇到問題？登錄并在下方評論。
審核編輯：金巧
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
振蕩器
+關注
關注
28文章
3875瀏覽量
139656 -
噪聲
+關注
關注
13文章
1130瀏覽量
47622 -
模擬
+關注
關注
7文章
1431瀏覽量
84074
發布評論請先 登錄
相關推薦
鎖相環是什么意思
鎖相環（Phase-Locked Loop，簡稱PLL）是一種廣泛應用于電子系統中的反饋控制系統，主要用于頻率合成和相位同步。本文將從鎖相環的工作原理、基本組成、應用案例以及設計考慮等方面進行詳細闡述，以幫助讀者全面理解這一重要
可編程晶振的鎖相環原理
鎖相環(Phase-LockedLoop，PLL)是一個能夠比較輸出與輸)入相位差的反饋系統，利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位，使振蕩信號同步至參考信號。而
MS72300——無雜散、2.1GHz、雙環路小數 N 分頻頻率綜合器
MS72300 是一款雙環路、小數 N 分頻頻率綜合器，包含主環路和副環路鎖相環。它具有頻率分辨率高、輸出頻率切換快、
lmx2531lq1910e的環路濾波器推薦的相位裕度為什么設計在70度？
lmx2531lq1910e的環路濾波器推薦的相位裕度為什么設計在70度,一般環路濾波器的相位
發表于 11-11 07:29
鎖相環PLL的噪聲分析與優化 鎖相環PLL與相位噪聲的關系
鎖相環（PLL）是一種反饋控制系統，它通過比較輸入信號和輸出信號的相位差異，調整輸出信號以實現相位鎖定。在許多應用中，如無線通信、頻率合成和時鐘同步，PLL的性能直接關系到系統的整體性
鎖相環PLL的常見故障及解決方案
鎖相環（PLL）是一種反饋控制系統，用于鎖定輸入信號的相位和頻率。它在現代電子系統中扮演著至關重要的角色，從無線通信到數字信號處理，PLL的應用無處不在。然而，由于其復雜性，PLL也可能出現各種故障
鎖相環PLL與頻率合成器的區別
、鎖相環（PLL）的基本原理 鎖相環是一種電子電路，能夠鎖定到輸入信號的相位，并產生一個與輸入信號頻率和相位一致的輸出信號。PLL由三個主要
鎖相環PLL技術在通信中的應用
鎖相環（Phase-Locked Loop，PLL）技術在通信領域中具有廣泛的應用，其核心是一個反饋環路，通過不斷比較輸入信號和反饋信號的相位差來調整輸出信號的頻率，使其與輸入信號同步。 一、PLL
鎖相環PLL的工作原理 鎖相環PLL應用領域
解調和信號處理等方面。 鎖相環PLL的工作原理 1. 基本組成 鎖相環主要由三個部分組成：相位比較器（Phase Comparator）、低通濾波器（Low Pass Filter，L
數字鎖相環固有的相位抖動是怎樣產生的，如何解決
數字鎖相環（DPLL）固有的相位抖動主要來源于多個方面，這些抖動因素共同影響著鎖相環的同步精度和穩定性。以下是數字鎖相環相位抖動產生的主要原
鎖相環相位噪聲的影響因素
鎖相環（Phase Locked Loop, PLL）相位噪聲是評估鎖相環性能的重要指標之一，它描述了輸出信號相位的不穩定性。
鎖相環的工作原理和應用場景
控制環路內部振蕩信號的頻率和相位，實現輸出信號頻率對輸入信號頻率的自動跟蹤。鎖相環是一種閉環電子電路，能使受控振蕩器的頻率和相位均與輸入信號
AD9694的204B接口鎖相環無法鎖定是怎么回事？
我在配置AD9694的過程中發現AD9694的采樣率對應的線速率只有在6.75Gbps-13.5Gbps之間時，204b接口的鎖相環才能鎖定，現在想配置200M采樣率，但是204B接口的鎖相環
發表于 07-03 06:18
AD9694輸入時鐘低于337.5MHz時，serdes鎖相環無法鎖定怎么解決？
我在配置AD9694的過程中遇到了AD9694輸入時鐘低于337.5MHz時，內部的serdes鎖相環無法鎖定的問題；但輸入時鐘高于337.5MHz時，如400M、600M就能鎖定；0x56e寄存
發表于 06-21 14:27
工商網監
評論