運放的輸入電容參數經常使人困惑或是忽略。現在讓我們明確這些參數怎樣才是最好的應用。

運放電路的穩定性受輸入電容的影響，它在反向輸入端引入了一個相移，即到達反向輸入端的反饋支路的延遲。反饋網絡受輸入電容影響形成了一個不想要的極點。引入輸入電容來計算反饋網絡的阻抗特性是保證運放電路穩定性的重要一步。但是，哪種電容有影響？差模電容？共模電容？還是都有？

運放輸入電容一般可以在輸入阻抗參數一欄找到，差模電容和共模電容都有標明。

輸入電容模型：共模電容連接各個輸入端到地，而差模電容連接在兩個輸入端之間。盡管雙電源供電時沒有地平面與運放相連接，我們可以把共模電容看作與負電源端相連，交流等效到地。

在需要關注穩定性的高頻區域，運放的開環增益低，在兩個輸入端之間實際上存在一個交流電壓。這將導致差模電容和共模電容一起作用，從而改變反饋信號的相位。因此，兩個連接反向輸入端的電容相加，加上2pF的導線的雜散電容。這個總電容與并聯阻抗反饋網絡（R1//R2）一起形成一個極點。

一般認為：此極點的頻率應大于兩倍的放大器閉環增益帶寬。一個兩倍閉環增益帶寬上的極點將會減少電路的相位裕量約27°。對于大多數電路，大于兩倍閉環增益帶寬一般是可以的。有些應用需要更苛刻的穩定條件或是驅動容性負載，也許會需要留更大的裕量。減小反饋網絡的阻抗，或是考慮在反饋電阻上R2上加一個電容。

今天的通用型運放有著寬的帶寬，從5MHz到20MHz甚至更高。原來適用于1MHz的運放反饋網絡現在也許會出現問題，所以這就需要您認真檢查和確認設計的穩定性。

***，好的運放模型能用精確的輸入電容建模。1mV的輸入階躍信號的瞬態響應測試信號不會引起過度的過沖和振鈴現象。但是要記住，現實往往超出理論指導和仿真，這種類型的電路需要在最終的電路布局布線中作精細的調整。

這次討論和以前的幾個博客有關，一些已經在上文中鏈接，以下是這些文章的匯總，也許會對您有幫助。

Why Op Amps Oscillate—an intuitive look at two frequent causes

Taming the Oscillating Op Amp Capacitance at the inverting input.

*** It Up！ … but does Bob Pease say no？ Is *** a crutch or a tool？

*** Op Amp Stability Using *** to check stability of op amp circuits.

PCB Layout Tricks Includes a tip on minimizing stray capacitance at the inverting input.

TINA-TI A free *** simulator from TI.

閱讀原文，請參見： http://e2e.ti.com/blogs_/b/thesignal/archive/2013/01/15/input-capacitance-common-mode-differential-huh.aspx

編輯：jq