色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何用國產APR工具Aguda去做Verilog2Gds

鴻芯微納 ? 來源:鴻芯微納 ? 作者:鴻芯微納 ? 2021-12-22 11:23 ? 次閱讀

用國產EDA工具芯片是什么樣的體驗(route篇)

05 Route

接下來進入繞線部分,route的部分跟place和cts一樣,也是分成布線和優化兩部分,route常用到的操作有三部分:

繞線時需要用到一些特殊的繞線規則,我們舉例說明:

實際調用這些特定的繞線規則時,把command中的set替換為assign即可。 在AG里的route部分,route和opt被整合成了一個超級命令route_optimize 一如USB接口的發展史一樣,從早先的Type A/B傻大粗笨易插錯。到現在Typc-c一統天下,連喜歡自己搞一套的Apple都慢慢轉向Type-cEDA的各個工具廠商也是一樣,都喜歡使用超級命令來控制各個步驟的運行,原因主要是精簡流程和減少人為干涉造成的問題。帶來的問題就是一出錯Debug原因就變得比較復雜(當然對于購買的正版的公司可以祭出召喚AE的終極大招)。 理論上route_optimize完的數據基本接近signoff,加上filler,分析完時序、設計規則等等signoff標準后,直接輸出各類交付數據。 上面大致就是拿國產APR工具Aguda去做Verilog2Gds的過程。

一點感想

在這次完整走完國產工具的APR flow后,有了真實體驗才有發言權,來講一講對于EDA甚至半導體行業的看法。從ZTE被制裁開始,到華為等一眾上了“實體名單”后,媒體們開始狂轟濫炸,半導體相關的標簽映入各位看客的眼簾。

“新冠”疫情后的消費電子品需求暴增更是直接引起了“缺芯”狂潮,甚至隔壁熱心大媽第一次搞清楚我是造芯片的而不是干挨踢的(IT),然后一個勁問我“缺鋅”補哈爾濱制藥的藍瓶管不管用。環境造就了這么一鍋熱湯,真正身處其中的“IC牛蛙”們才真的冷暖自知。媒體們天天喊“卡脖子”,嚴重了講幾乎是“卡身子”,卡得巧手硅農難為無米之炊;BAT玩剩下的人均百萬,跑到IC圈來還未綻放已然萎縮,然后留下996和007的“福報”。 我不喜歡喋喋不休地討論分析說我們沒有這個那個,所以做不了一二三四然后挨了揍;我喜歡說手頭有點啥先做點啥,別把“彎道超車”這種交通法明確規定違法的行為,當成了蛇精的如意反復念叨“快快顯靈”。

沒有的東西我們一時半會兒也不會馬上有,有的東西可以大膽嘗試用起來,尤其像APR這種可以通過時序分析、形式驗證、后端仿真、物理驗證等工具進一步驗證其結果的正確性的工具。可以用大的格局說我們要做完整的數字電路設計的全流程工具,但突破點可以是APR、可以是ECO甚至更細節的某個步驟中的點工具,知微見著,不積“硅”步無以至千里,半導體發展的鐵律早就寫死在古書里了。

所以,如果上天給我再來一次的機會的話,我會對Aguda說三個字:“再試試 !”

往期回顧

DataPrep 篇

FloorPlan 篇

Place&CTS篇

點擊閱讀原文 加入鴻芯微納

原文標題:用國產EDA工具做芯片是什么樣的體驗

文章出處:【微信公眾號:鴻芯微納】歡迎添加關注!文章轉載請注明出處。
審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    455

    文章

    50732

    瀏覽量

    423251
  • 半導體
    +關注

    關注

    334

    文章

    27305

    瀏覽量

    218155
  • eda
    eda
    +關注

    關注

    71

    文章

    2755

    瀏覽量

    173216

原文標題:用國產EDA工具做芯片是什么樣的體驗

文章出處:【微信號:giga-da,微信公眾號:鴻芯微納】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Verilog 電路仿真常見問題 Verilog 在芯片設計中的應用

    在現代電子設計自動化(EDA)領域,Verilog作為一種硬件描述語言,已經成為數字電路設計和驗證的標準工具。它允許設計師以高級抽象的方式定義電路的行為和結構,從而簡化了從概念到硅片的整個設計流程
    的頭像 發表于 12-17 09:53 ?134次閱讀

    Verilog 與 ASIC 設計的關系 Verilog 代碼優化技巧

    Verilog與ASIC設計的關系 Verilog作為一種硬件描述語言(HDL),在ASIC設計中扮演著至關重要的角色。ASIC(Application Specific Integrated
    的頭像 發表于 12-17 09:52 ?98次閱讀

    Verilog 測試平臺設計方法 Verilog FPGA開發指南

    指南: Verilog測試平臺設計方法 選擇仿真工具 : 選擇一款強大的仿真工具,如ModelSim、Xilinx ISE等。這些工具提供了豐富的功能,包括波形查看、調試功能、時序分析
    的頭像 發表于 12-17 09:50 ?129次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    理解。 VHDL :VHDL 的語法更接近于 Ada 語言,它是一種更正式的語言,具有豐富的數據類型和結構。VHDL 支持數據流、行為和結構化三種描述方式。 2. 可讀性和可維護性 Verilog
    的頭像 發表于 12-17 09:44 ?121次閱讀

    GDS文件在芯片制造流程中的應用

    本文詳細介紹了集成電路設計和制造中所使用的GDS文件的定義、功能和組成部分,并介紹了GDS文件的創建流程、優缺點以及應用前景。 GDS文件在集成電路設計和制造中扮演著至關重要的角色,它連接了設計與制造,將設計師的構想精
    的頭像 發表于 11-24 09:59 ?333次閱讀

    如何自動生成verilog代碼

    介紹幾種自動生成verilog代碼的方法。
    的頭像 發表于 11-05 11:45 ?287次閱讀
    如何自動生成<b class='flag-5'>verilog</b>代碼

    如何利用Verilog-A開發器件模型

    何用Verilog-A來開發器件模型在建模領域將尤為重要。今天就來以簡單的例子來介紹如何開發一個Verilog-A Model。
    的頭像 發表于 10-18 14:16 ?444次閱讀
    如何利用<b class='flag-5'>Verilog</b>-A開發器件模型

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構及應用,熟悉圖像算法的FPGA實現。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發工具。 3.有AI算法 fpga實現經驗優先。 4.本科及以上學歷,碩士優先。具有強烈的責任心,執行力
    發表于 09-02 15:50

    基于樹莓派5的RTL仿真體驗

    要求更少…… 1.工具簡介 iverilog 和 GTKwave 的安裝非常便捷。 1.1iverilog Icarus Verilog 是一個輕量級的 verilog 仿真工具,以編
    發表于 04-30 17:35

    Verilog到VHDL轉換的經驗與技巧總結

    Verilog與VHDL語法是互通且相互對應的,如何查看二者對同一硬件結構的描述,可以借助EDA工具,如Vivado,打開Vivado后它里面的語言模板后,也可以對比查看Verilog和VHDL之間的差異。
    的頭像 發表于 04-28 17:47 ?2428次閱讀
    <b class='flag-5'>Verilog</b>到VHDL轉換的經驗與技巧總結

    有什么好用的verilog HDL編輯工具可用?

    有什么好用的verilog HDL編輯工具可用?最好能集成實時的verilog HDL語法檢測、自定義模塊識別觸發等功能,最好能夠免費;
    發表于 04-28 11:00

    一招教你如何選擇適用的工業GDS氣體檢測報警系統

    在化工企業生產、儲運等過程中,經常會涉及到各類可燃、有毒氣體釋放源,可燃氣體和有毒氣體檢測報警系統GasDetectionSystem(以下簡稱GDS系統)就是一套通過氣體檢測報警器實時檢測和監測各
    的頭像 發表于 04-23 17:15 ?902次閱讀
    一招教你如何選擇適用的工業<b class='flag-5'>GDS</b>氣體檢測報警系統

    verilog function函數的用法

    Verilog 是一種硬件描述語言 (HDL),主要用于描述數字電子電路的行為和結構。在 Verilog 中,函數 (Function) 是一種用于執行特定任務并返回一個值的可重用代碼塊。函數在
    的頭像 發表于 02-22 15:49 ?5564次閱讀

    verilog的135個經典實例

    verilog的135個經典實例
    發表于 02-02 10:17 ?14次下載

    請問ADIS16227如何用FPGA進行三軸加表數據的讀取?

    各位大神: 請問ADIS16227如何用FPGA進行三軸加表數據的讀取? 我直接寫入X_BUFF、Y_BUFF、Z_BUFF相應的地址,輸出的是默認值0x8000。請問我該如何用Verilog語言對器件進行初始化,才能順利讀
    發表于 01-01 06:57
    主站蜘蛛池模板: 人人听力网mp3下载| 视频一区二区三区蜜桃麻豆| 色欲天天天综合网免费| 亚洲AV精品无码成人| 97精品一区二区视频在线观看| 成人综合在线观看| 九九在线免费视频| 日本G奶乳液汁| 一二三四在线视频社区| 成年私人影院网站在线看| 久久99精国产一区二区三区四区| 欧美日韩高清一区| 亚洲伊人情人综合网站| 超碰视频97av| 伦理片在线3348| 亚洲AV无码专区国产乱码网站| 99精品视频在线观看免费| 国产亚洲人成在线视频 | 国产色婷亚洲99精品AV| 暖暖视频免费观看视频| 亚洲精品成人AV在线观看爽翻 | 出轨的妻子在线观看| 久久热这里面只有精品| 同时被两个男人轮流舔| 99热这里只有 精品| 精品一产品大全| 无人区在线日本高清免费| 99国产精品久久人妻无码| 精品成人在线视频| 十九岁韩国电影在线观看| 99久久99久久免费精品蜜桃| 国产自啪偷啪视频在线| 色多多深夜福利免费观看| 97在线精品视频| 久久精品久久精品| 亚洲二区电影| 国产XXXXXX农村野外| 欧洲人交xxx69| 最近免费中文字幕MV免费高清| 国产这里有精品| 无码精品AV久久久奶水|