Vivado怎么快速找到schematic中的object
在Vivado中，可能由于某些邏輯輸入懸空而導(dǎo)致Implementation的opt_design時會錯，比如：
報的錯誤是dac_spi_i0/bit_cnt[4]_i_4的這個LUT有個輸入懸空了，這個工程的邏輯比較簡單，例化的嵌套也比較少，因此在schematic一層層找也很容易可以找到，但如果工程比較復(fù)雜，在很內(nèi)部的一個LUT的輸入懸空了，找起來就很費勁了。
筆者碰到的問題是在vivado的axi-interconnect ip中報了這個錯誤，而且是ip內(nèi)部套了好幾層的地方，如果再一層層往下找就比較麻煩了，不過vivado提供了tcl指令可以幫我們快速找到這個LUT在schematic中的位置：
show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就會快速定位到schematic中的位置：
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
指令
+關(guān)注
關(guān)注
1文章
607瀏覽量
35692 -
邏輯
+關(guān)注
關(guān)注
2文章
833瀏覽量
29464 -
Vivado
+關(guān)注
關(guān)注
19文章
812瀏覽量
66470
發(fā)布評論請先 登錄
相關(guān)推薦
Xilinx_Vivado_SDK的安裝教程
I Agree，然后點擊 Next： 選擇 Vivado HL System Edition（一般選擇這個設(shè)計套件比較完整，它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
每次Vivado編譯的結(jié)果都一樣嗎
很多FPGA工程師都有這種困惑，Vivado每次編譯的結(jié)果都一樣嗎？ 在AMD官網(wǎng)上，有這樣一個帖子： Are Vivado results repeatable for identical
Schematic—TIDA-010239電路圖
電子發(fā)燒友網(wǎng)站提供《Schematic—TIDA-010239電路圖.pdf》資料免費下載
發(fā)表于 10-31 10:20
?1次下載
Vivado使用小技巧
有時我們對時序約束進(jìn)行了一些調(diào)整，希望能夠快速看到對應(yīng)的時序報告，而又不希望重新布局布線。這時，我們可以打開布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
TPA3118D2EVM Schematic中輸出電感可用FB1812(貼片磁珠），貼片磁珠的參數(shù)規(guī)格型號和怎樣選？
TPA3118D2EVM Schematic中輸出電感可用FB1812(貼片磁珠），貼片磁珠的參數(shù)規(guī)格型號和怎樣選
請高手或TI工程師幫忙指教
發(fā)表于 10-18 06:17
Vivado 2024.1版本的新特性(2)
從綜合角度看，Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
Vivado 使用Simulink設(shè)計FIR濾波器
。
使用vivado的System Generator可以在simulink下快速的通過matlab的強(qiáng)大設(shè)計功能設(shè)計濾波器。這里使用fdatool設(shè)計了一個15階的FIR濾波器。
軟件環(huán)境
發(fā)表于 04-17 17:29
基于FPGA加速的bird-oid object算法實現(xiàn)
Bird-oid object 簡稱Boids模型，是美國的一個圖形計算機(jī)科學(xué)家Craig Reynolds在 1986 年開發(fā)出來的。
vivado2017中找不到ZCU102對應(yīng)的板卡，求解決和分享，應(yīng)該如何解決
vivado2017中找不到ZCU102對應(yīng)的板卡，求解決和分享，應(yīng)該如何解決
發(fā)表于 02-29 17:31
如何快速找到PCB中的GND？
如何快速找到PCB中的GND？? 在PCB設(shè)計和制作過程中，找到地線（GND）是非常關(guān)鍵的步驟。GND是電子電路中一個非常重要的參考面，它提
如何禁止vivado自動生成 bufg
在Vivado中禁止自動生成BUFG（Buffered Clock Gate）可以通過以下步驟實現(xiàn)。 首先，讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器，用于緩沖輸入時鐘信號，使其更穩(wěn)
工商網(wǎng)監(jiān)
評論