色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FPGA平臺GTX簡易使用教程(三)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:29 ? 次閱讀

所有IP核沒有正確工作,原因一半是時鐘,一半是復位。

前言

復位與初始化部分其實還挺復雜,還好GTX已經幫我們做好了,不想麻煩的直接跳到文末看結論~~~不過了解下也挺有意思的~~

同時GTX復位也挺隨意的,你想怎么復位都可以,支持整體復位,單個組件復位。我們也可以不復位,核不會因為我們沒有進行軟復位就不對核進行復位,在上電之后會自動進行一系列的復位,不隨你的意志而轉移。下面我們就來仔細研究研究GTX的復位吧!

一、復位與初始化

FPGA上電配置之后,必須進行初始化才能使用GTX/GTH。(后文全用GTX表示,同樣適用于GTH)GTX的發送器(TX)和接收器(RX)可以獨立的同步進行初始化。

GTX的TX和RX初始化包含兩步:

1. 初始化相關的PLL來驅動TX/RX

2. 初始化TX和RX的數據路徑(PMA+PCS)

GTX的TX和RX能從QPLL或者CPLL接收一個時鐘。所以在TX/RX初始化之前必須對相關的PLL(QPLL/CPLL)進行初始化。TX/RX使用的任何PLL都是單獨的進行復位,PLL復位操作與TX/RX復位完全獨立。TX/RX的數據路徑復位必須在相關的PLL復位完成,locked之后進行。(就跟我們使用PLL IP核一樣,等locked拉高之后,時鐘穩定才能使用)

Xilinx FPGA平臺GTX簡易使用教程(三)

看圖說話:TX/RX是獨立的并行的進行復位操作。

GTX的TX和RX使用一個狀態機來控制初始化過程,并被劃分為幾塊來分別復位。該劃分允許復位狀態機按順序控制復位過程:PMA可以首先被復位,PCS可以在TXUSERRDY或者 RXUSERRDY信號被斷言后進行復位。在需要的時候,它也同樣允許PMS,PCS,他們內部的功能模塊獨立的進行復位。

GTX提供了兩種復位類型: initialization 和 component。

? Initialization Reset: 初始化復位。這種復位用作GTX完全復位。必須在設備上電及配置完成之后。在必要的時候,TX端口和RX端口的復位(GTTXRESET 和 GTRXRESET)同樣可被用來重新初始化GTX的TX和RX。

? Component Reset: 模塊復位。對TX / RX 單獨部分進行復位。 TX模塊復位端口包括TXPMARESET 和TXPCSRESET 。RX 模塊復位端口包含RXPMARESET,RXDFELPMRESET,EYESCANRESET, RXPCSRESET, RXBUFRESET和 RXOOBRESET。(有木有很多很復雜。。)

注:

1. 所有的復位高電平有效。

2. 這些復位都是異步的。對這些異步復位的推薦設計是一個(各自時鐘域)時鐘周期的脈沖信號。

3. 復位端口不應該被用做下電的目的。

兩種復位類型主要有以下不同:

TX部分:

Xilinx FPGA平臺GTX簡易使用教程(三)

RX部分:

Xilinx FPGA平臺GTX簡易使用教程(三)

二、復位模式

GTX的初始化復位 (initialization reset) 只能使用順序復位模式(Sequential mode )。

GTX的TX復位只能使用順序復位模式(Sequential mode )。

GTX的RX復位可以使用兩種復位模式:

Sequential mode :順序復位。隨復位狀態機(initialization 或 component)順序復位各個部分。

Single mode :單獨復位。僅復位單個部分(PMA、PCS、內部功能塊)。

復位完成由信號(TX/RX)RESETDONE表示,由低到高。

復位模式對CPLL和QPLL沒有任何影響。GTX也可以被軟件進行彈性復位設置,不管是哪種模式。

使用GTRESETSEL來選擇復位模式,RESETOVRD必須驅動為低電平。詳細見下表:

Xilinx FPGA平臺GTX簡易使用教程(三)

注:復位前,GTRESETSEL和RESETOVRD需要300-500ns的有效時間。

三、CPLL復位

在相關時鐘邊沿信號被檢測到之前,CPLL必須使用CPLLPD端口來下電。在CPLLPD被釋放后,CPLL在使用之前必須進行復位。每個GTX通道都有3個專用端口用來CPLL復位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

CPLLRESET :CPLL的復位輸入。推薦設計是一個時鐘周期。

CPLLLOCK :拉高時,表示CPLL的復位完成。

內部CPLL復位信號:低有效。但是由GTX內部電路產生的真正的CPLL復位必須比CPLLRESET高脈沖時間要長。這個時間跟帶寬、時鐘頻率等有關。

四、QPLL復位

QPLL復位大致與CPLL相同。放張圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

五、GTX TX初始化與復位

開門見山的說:GTX的TX復位只能使用順序復位模式(Sequential mode )。

GTX的TX使用一個復位狀態機來控制復位過程。TX復位分為兩部分:TX PMA和TX PCS。

回憶下(1)GTX基本知識所介紹的:GTX的TX和RX均有PMA+PCS兩個子層組成。

在整個PMA和PCS中,都由這個復位狀態機按順序執行復位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

使用TXPMARESET來對TX進行復位,TXRESETDONE拉高表示復位完成。

直到TXUSERRDY被檢測為高時,TX復位狀態機才對PCS進行復位。但是,驅動TXUSERRDY為高需滿足以下條件:

1. 所有應用到的時鐘包括TXUSRCLK/TXUSRCLK2必須穩定,或者locked(在PLL/MMCM被使用的時候)

2. 用戶接口已經準備好傳輸數據到GTX。

5.1 GTX TX復位和初始化的端口信號

Xilinx FPGA平臺GTX簡易使用教程(三)

5.2 GTX TX復位對配置完成的響應

TX復位必須滿足下列條件:

1. 使用順序復位模式,GTRESETSEL必須為低。.

2. GTTXRESET必須使用。

3. 在復位完成前(TXRESETDONE拉高),TXPMARESET和TXPCSRESET 必須驅動為低不變。

4. 在PLL locked之前,GTTXRESET不能被驅動為低。

如果加載配置時,復位模式默認為順序復位模式,在配置加載后等待最少500ns,C/QPLLRESET 和GTTXRESET 就可以被斷言了。

如果復位模式為single mode,用戶必須:

1. 在配置加載完成后,等待最少500ns。

2. 將復位模式改為順序復位模式 Sequential mode。

3. 再等待300-500ns。

4. 斷言 C/QPLLRESET和 GTTXRESET。

推薦的設計是使用來自相關的CPLL或者QPLL的PLLLOCK 來釋放GTTXRESET由高到低。

TX復位狀態機等GTTXRESET拉高,開始TX復位,直到GTTXRESET被釋放低為止。

如下圖所示:

Xilinx FPGA平臺GTX簡易使用教程(三)

5.3 GTX TX復位對GTTXRESET脈沖的響應

GTX允許用戶在任意時刻對TX進行復位,只需要給GTTXRESET一個有效的高脈沖信號。 TXPMARESET_TIME和 TXPCSRESET_TIME 可以被設置為靜態的也可以通過DRP端口來動態設置以適配在申請 GTTXRESET之前要求的復位時間。

當使用GTTXRESET時必須滿足以下條件:

1. 使用sequential mode必須將GTRESETSEL置低。

2. 在復位完成之前,TXPMARESET 和 TXPCSRESET 必須一直為低。

3. 相關 PLL必須 locked。

4. GTTXRESET的推薦設計是一個時鐘周期脈沖。

Xilinx FPGA平臺GTX簡易使用教程(三)

5.4 GTX TX 模塊復位

TX PMA和 TX PCS 可以單獨進行復位。在 TXPMARESET 或者 TXPCSRESE復位過程完成之前,TGTTXRESET必須保持為低。驅動TXPMARESET從高到低來啟動PMA復位程序, 在TXPMARESET復位過程中,TXPCSRESET必須保持為低。

在順序復位模式,復位狀態機在PMA復位完成后,(如果TXUSERRDY為高)自動開始PCS復位。如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

當TXUSERRDY為高時,驅動TXPCSRESET由高到低來啟動PCS復位程序。在PCS復位過程中,TXPMARESET 必須保持為低。

在順序復位模式,復位狀態機僅復位PCS,如下圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

六、RX復位與初始化

已經快11點了,累了,溜了溜了,,,放張圖:

Xilinx FPGA平臺GTX簡易使用教程(三)

結論

由GTX核分別輸出了發送端TX和接收端RX的初始化完成信號:

TX: gt0_tx_fsm_reset_done_out(output)

RX: gt0_rx_fsm_reset_done_out(output)

直接使用這兩個信號就好,TX復位完成就可以開始發送數據,RX復位就可以接收數據。

也可以加個信號 GT_RESET_DONE;

assign GT_RESET_DONE = gt0_tx_fsm_reset_done_out && gt0_rx_fsm_reset_done_out;

先用起來,后面再深入研究,不過了解了復位過程發現還是有點意思~

OK,前面說了一大堆結論卻還是很簡單的~

拿去搬磚吧~

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1630

    文章

    21781

    瀏覽量

    604936
  • 數據
    +關注

    關注

    8

    文章

    7118

    瀏覽量

    89342
  • Xilinx
    +關注

    關注

    71

    文章

    2169

    瀏覽量

    121846
收藏 人收藏

    評論

    相關推薦

    xilinx FPGA IOB約束使用以及注意事項

    xilinx FPGA IOB約束使用以及注意事項 一、什么是IOB約束 在xilinx FPGA中,IOB是位于IO附近的寄存器,是FPGA
    的頭像 發表于 01-16 11:02 ?77次閱讀
    <b class='flag-5'>xilinx</b> <b class='flag-5'>FPGA</b> IOB約束使用以及注意事項

    【米爾-Xilinx XC7A100T FPGA開發板試用】Key-test

    硬件: 一Xilinx XC7A100T FPGA開發板 二12V電源適配器 下載器 四 win10筆記本 軟件: 一Vivado (指導手冊有詳細的安裝下載流程) 二官方按鍵示例工程 按鍵示例
    發表于 01-09 16:08

    Verilog 測試平臺設計方法 Verilog FPGA開發指南

    Verilog測試平臺設計方法是Verilog FPGA開發中的重要環節,它用于驗證Verilog設計的正確性和性能。以下是一個詳細的Verilog測試平臺設計方法及Verilog FPGA
    的頭像 發表于 12-17 09:50 ?370次閱讀

    基于Xilinx ZYNQ7000 FPGA嵌入式開發實戰指南

    電子發燒友網站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開發實戰指南.pdf》資料免費下載
    發表于 12-10 15:31 ?2次下載

    采用Xilinx FPGA的AFE79xx SPI啟動指南

    電子發燒友網站提供《采用Xilinx FPGA的AFE79xx SPI啟動指南.pdf》資料免費下載
    發表于 11-15 15:28 ?0次下載
    采用<b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>的AFE79xx SPI啟動指南

    Xilinx 7系列FPGA PCIe Gen3的應用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數據速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應用接口及一些特性。
    的頭像 發表于 11-05 15:45 ?1211次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen3的應用接口及特性

    如何申請xilinx IP核的license

    在使用FPGA的時候,有些IP核是需要申請后才能使用的,本文介紹如何申請xilinx IP核的license。
    的頭像 發表于 10-25 16:48 ?446次閱讀
    如何申請<b class='flag-5'>xilinx</b> IP核的license

    FPGA | Xilinx ISE14.7 LVDS應用

    今天給大俠帶來 Xilinx ISE14.7 LVDS應用,話不多說,上貨。 最近項目需要用到差分信號傳輸,于是看了一下FPGA上差分信號的使用。Xilinx FPGA中,主要通過
    發表于 06-13 16:28

    FPGA核心板 Xilinx Artix-7系列XC7A100T開發平臺,米爾FPGA工業開發板

    MYC-J7A100T核心板及開發板Xilinx Artix-7系列XC7A100T開發平臺FPGA工業芯XC7A100T-2FGG484I具有高度的可編程性和靈活性;高速傳輸和處理,具有285個
    發表于 05-31 15:12 ?9次下載

    想通過CYUSB3014配置xilinx FPGA,如何下載CYUSB3014的FPGA配置實用程序工具?

    你好 我想通過 CYUSB3014 配置 xilinx FPGA,如何下載 CYUSB3014 的 FPGA 配置實用程序工具? 謝謝。
    發表于 05-22 07:31

    Xilinx 7系列FPGA功能特性介紹

    Xilinx7系列FPGA由四個FPGA系列組成,可滿足一系列系統需求,從低成本、小尺寸、成本敏感的大容量應用到最苛刻的高性能應用的超高端連接帶寬、邏輯容量和信號處理能力。
    發表于 04-22 10:49 ?5689次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>功能特性介紹

    適用于 Xilinx? MPSoC 和 FPGA的可配置多軌PMU TPS650864數據表

    電子發燒友網站提供《適用于 Xilinx? MPSoC 和 FPGA的可配置多軌PMU TPS650864數據表.pdf》資料免費下載
    發表于 04-01 09:58 ?0次下載
    適用于 <b class='flag-5'>Xilinx</b>? MPSoC 和 <b class='flag-5'>FPGA</b>的可配置多軌PMU TPS650864數據表

    Xilinx fpga芯片系列有哪些

    Xilinx FPGA芯片擁有多個系列和型號,以滿足不同應用領域的需求。以下是一些主要的Xilinx FPGA芯片系列及其特點。
    的頭像 發表于 03-14 16:24 ?3440次閱讀

    適用于 Xilinx? MPSoC 和 FPGA 的可配置多軌PMU TPS650864數據表

    電子發燒友網站提供《適用于 Xilinx? MPSoC 和 FPGA 的可配置多軌PMU TPS650864數據表.pdf》資料免費下載
    發表于 03-06 17:07 ?0次下載
    適用于 <b class='flag-5'>Xilinx</b>? MPSoC 和 <b class='flag-5'>FPGA</b> 的可配置多軌PMU TPS650864數據表

    AMD Xilinx 7系列FPGA的Multiboot多bit配置

    Multiboot是一種在AMD Xilinx 7系列FPGA上實現雙鏡像(或多鏡像)切換的方案。它允許在FPGA中加載兩個不同的配置鏡像,并在需要時切換。
    的頭像 發表于 02-25 10:54 ?1346次閱讀
    AMD <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的Multiboot多bit配置
    主站蜘蛛池模板: 成人天堂资源WWW在线| 婷婷亚洲AV色香蕉蜜桃| 少女亚洲free| 超碰在线 视频| 女人被弄到高潮叫床免| 欧美亚洲日韩在线在线影院 | www.青青草原| 欧美一夜爽爽爽爽爽爽| ae58老司机福利| 欧美精品色视频| 亚洲日韩在线观看| 被同桌摸出水来了好爽的视频 | 精油按摩日本| 一个人HD在线观看免费高清视频| 99re精品视频在线播放视频| 老师别揉我胸啊嗯小说| 天堂无码人妻精品AV一区| 国产激情精品久久久久久碰| 天天看学生视频| 国精产品一区一区三区有限在线 | 蜜芽视频在线观看视频免费播放| 玩弄放荡人妻一区二区三区| 6080yy 久久 亚洲 日本| 拉菲娱乐主管高工资q39709| 13小箩利洗澡无码视频APP| 蜜芽在线播放免费人成日韩视频| 97碰成视频免费| 日韩亚洲欧美中文高清| 国产剧情福利AV一区二区 | xiao77唯美清纯| 哇嘎在线精品视频在线观看| 国内精品视频一区二区在线观看| 野花社区WWW韩国日本| 国产欧美精品国产国产专区| 亚洲精品有码在线观看| 看80后操| 动漫美女被h动态图| 日韩精品 中文字幕 有码| 国产精品亚洲AV色欲在线观看| 亚洲一区免费在线观看| 蜜柚在线观看免费高清官网视频 |