色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FPGA平臺DDR3設計保姆式教程(五)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-26 17:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

實驗目的:

了解ddr仿真模型建立。

一、Example Design
每當我們例化了一個IP而不知道怎么使用時,優先打開官方示例example design

選中IP核,右鍵“OPEN IP in Example Design”,我這里是灰色的,那是因為我已經打開過了。

Xilinx FPGA平臺DDR3設計保姆式教程(五)

Example design就不講了,主要有個數據產生模塊,反正我們也用不上,我們只需要用里面的仿真模型。

不打開example design也行,直接打開example的仿真文件sim_tb_top:

代碼太多了太長了我們直接往下翻到1011行:Memory Models instantiations

將ddr3_model例化部分復制到我們的tb文件里,參數找到對應的數字給替換掉:

Xilinx FPGA平臺DDR3設計保姆式教程(五)

二、添加仿真文件
兩個仿真文件添加到工程:

目錄 : ..\sources_1\ip\mig_7series_0\mig_7series_0\example_design\sim

文件1 : ddr3_model.sv

文件2 : ddr3_model_parameters.vh

然后添加為我們的工程仿真文件。

Xilinx FPGA平臺DDR3設計保姆式教程(五)

三、Testbench的編寫
添加激勵,例化我們的設計ddr_test模塊,例化第一節所說的ddr_model。
module tb_ddr_test();
reg sys_clk ;
reg sys_rst ;
reg [127:0] data_in ;
reg vld_in ;
reg sof_in ;
reg eof_in ;
reg [5:0] cnt ;
wire [127:0] data_out ;
wire vld_out ;
wire [14:0] ddr3_addr ;
wire [2:0] ddr3_ba ;
wire ddr3_cas_n ;
wire [0:0] ddr3_ck_n ;
wire [0:0] ddr3_ck_p ;
wire [0:0] ddr3_cke ;
wire ddr3_ras_n ;
wire ddr3_reset_n ;
wire ddr3_we_n ;
wire [15:0] ddr3_dq ;
wire [1:0] ddr3_dqs_n ;
wire [1:0] ddr3_dqs_p ;
wire init_calib_complete ;
wire [0:0] ddr3_cs_n ;
wire [1:0] ddr3_dm ;
wire [0:0] ddr3_odt ;

initial
begin
sys_clk = 0;
sys_rst = 1;
#100
sys_rst = 0;
end
always #2.5 sys_clk = ~sys_clk; //200Mhz
//用計數器來產生data_in
always @(posedge sys_clk or negedge init_calib_complete)begin
if(init_calib_complete == 1'b0)
cnt else if(&cnt)
cnt else
cnt end
always @(posedge sys_clk or negedge init_calib_complete)begin
if(init_calib_complete == 1'b0)begin
data_in sof_in eof_in vld_in end
else begin
data_in sof_in eof_in vld_in if(cnt > 'd10 && cnt data_in vld_in end
if(cnt == 'd11)
sof_in if(cnt == 'd60)
eof_in end
end

ddr_test u_ddr_test(
.sys_clk (sys_clk ),
.sys_rst (sys_rst ),
.data_in (data_in ),
.vld_in (vld_in ),
.sof_in (sof_in ),
.eof_in (eof_in ),
.data_out (data_out ),
.vld_out (vld_out ),
.ddr3_addr (ddr3_addr ),
.ddr3_ba (ddr3_ba ),
.ddr3_cas_n (ddr3_cas_n ),
.ddr3_ck_n (ddr3_ck_n ),
.ddr3_ck_p (ddr3_ck_p ),
.ddr3_cke (ddr3_cke ),
.ddr3_ras_n (ddr3_ras_n ),
.ddr3_reset_n (ddr3_reset_n ),
.ddr3_we_n (ddr3_we_n ),
.ddr3_dq (ddr3_dq ),
.ddr3_dqs_n (ddr3_dqs_n ),
.ddr3_dqs_p (ddr3_dqs_p ),
.init_calib_complete (init_calib_complete),
.ddr3_cs_n (ddr3_cs_n ),
.ddr3_dm (ddr3_dm ),
.ddr3_odt (ddr3_odt )
);

ddr3_model u_comp_ddr3(
.rst_n (ddr3_reset_n ),
.ck (ddr3_ck_p ),
.ck_n (ddr3_ck_n ),
.cke (ddr3_cke ),
.cs_n (ddr3_cs_n ),
.ras_n (ddr3_ras_n ),
.cas_n (ddr3_cas_n ),
.we_n (ddr3_we_n ),
.dm_tdqs (ddr3_dm ),
.ba (ddr3_ba ),
.addr (ddr3_addr ),
.dq (ddr3_dq ),
.dqs (ddr3_dqs_p ),
.dqs_n (ddr3_dqs_n ),
.tdqs_n (),
.odt (ddr3_odt )
);

endmodule

OK,干凈清爽!

開始仿真!

DDR仿真建議用modelsim哦,因為速度快!

想要知道怎么用腳本進行仿真?安排!

FPGA】老鳥的姿勢學起來,用腳本進行modelsim仿真
審核編輯:湯梓紅


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • DDR3
    +關注

    關注

    2

    文章

    284

    瀏覽量

    43194
收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    【RK3568+PG2L50H開發板實驗例程】FPGA部分 | DDR3 讀寫實驗例程

    ? 本原創文章由深圳市小眼睛科技有限公司創作,版權歸本公司所有,如需轉載,需授權并注明出處(www.meyesemi.com) 1.實驗簡介 實驗目的: 完成 DDR3 的讀寫測試。 實驗環境
    發表于 07-10 10:46

    在Vivado調用MIG產生DDR3的問題解析

    下面是調用的DDR3模塊的,模塊的倒數第二行是,模塊的時鐘輸入,時鐘源來自PLL產生的系統時鐘的倍頻。
    的頭像 發表于 05-03 10:21 ?626次閱讀
    在Vivado調用MIG產生<b class='flag-5'>DDR3</b>的問題解析

    TPS51116 完整的DDRDDR2、DDR3、DDR3L、LPDDR3DDR4 電源解決方案同步降壓控制器數據手冊

    TPS51116為 DDR/SSTL-2、DDR2/SSTL-18、DDR3/SSTL-15、DDR3L、LPDDR3
    的頭像 發表于 04-29 16:38 ?418次閱讀
    TPS51116 完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 電源解決方案同步降壓控制器數據手冊

    DDR模塊的PCB設計要點

    在高速PCB設計中,DDR模塊是絕對繞不過去的一關。無論你用的是DDR、DDR2還是DDR3,只要設計不規范,后果就是——信號反射、時序混亂、系統頻繁死機。
    的頭像 發表于 04-29 13:51 ?1222次閱讀
    <b class='flag-5'>DDR</b>模塊的PCB設計要點

    TPS51216-EP 增強型產品 完整的 DDR2、DDR3DDR3L 內存電源解決方案 同步降壓控制器數據手冊

    TPS51216-EP 以最低的總成本和最小的空間為 DDR2、DDR3DDR3L 內存系統提供完整的電源。它將同步降壓穩壓控制器 (VDDQ) 與 2A 灌/拉跟蹤 LDO (VTT) 和緩
    的頭像 發表于 04-26 11:12 ?331次閱讀
    TPS51216-EP 增強型產品 完整的 <b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b> 和 <b class='flag-5'>DDR3</b>L 內存電源解決方案 同步降壓控制器數據手冊

    DDR3 SDRAM配置教程

    DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代產品,相較于DDR2,
    的頭像 發表于 04-10 09:42 ?3050次閱讀
    <b class='flag-5'>DDR3</b> SDRAM配置教程

    燦芯半導體推出DDR3/4和LPDDR3/4 Combo IP

    燦芯半導體(上海)股份有限公司(燦芯股份,688691)宣布推出基于28HKD 0.9V/2.5V 平臺DDR3/4, LPDDR3/4 Combo IP。該IP具備廣泛的協議兼容性,支持D
    的頭像 發表于 03-21 16:20 ?493次閱讀

    DDR內存控制器的架構解析

    DDR內存控制器是一個高度集成的組件,支持多種DDR內存類型(DDR2、DDR3、DDR3L、LPDDR2),并通過精心設計的架構來優化內存
    的頭像 發表于 03-05 13:47 ?1890次閱讀
    <b class='flag-5'>DDR</b>內存控制器的架構解析

    三大內存原廠或將于2025年停產DDR3/DDR4

    據報道,業內人士透露,全球三大DRAM內存制造商——三星電子、SK海力士和美光,有望在2025年內正式停產已有多年歷史的DDR3DDR4兩代內存。 隨著技術的不斷進步和消費級平臺的更新換代
    的頭像 發表于 02-19 11:11 ?1750次閱讀

    基于Xilinx ZYNQ7000 FPGA嵌入開發實戰指南

    電子發燒友網站提供《基于Xilinx ZYNQ7000 FPGA嵌入開發實戰指南.pdf》資料免費下載
    發表于 12-10 15:31 ?38次下載

    DDR3DDR4、DDR5的性能對比

    DDR3DDR4、DDR5是計算機內存類型的不同階段,分別代表第三代、第四代和第代雙倍數據速率同步動態隨機存取存儲器(SDRAM)。以下是它們之間的性能對比: 一、速度與帶寬
    的頭像 發表于 11-29 15:08 ?1.1w次閱讀

    如何選擇DDR內存條 DDR3DDR4內存區別

    隨著技術的不斷進步,計算機內存技術也在不斷發展。DDR(Double Data Rate)內存條作為計算機的重要組成部分,其性能直接影響到電腦的運行速度和穩定性。DDR3DDR4是目前市場上最常
    的頭像 發表于 11-20 14:24 ?6281次閱讀

    【米爾-Xilinx XC7A100T FPGA開發板試用】+01.開箱(zmj)

    推出的MYC-J7A100T核心板及開發板是基于Xilinx Artix-7系列XC7A100T的開發平臺,FPGA工業芯,兼容國產PG2L100H: XC7A100T-2FGG484I具有高度
    發表于 11-12 15:45

    Xilinx 7系列FPGA PCIe Gen3的應用接口及特性

    Xilinx7系列FPGA集成了新一代PCI Express集成塊,支持8.0Gb/s數據速率的PCI Express 3.0。本文介紹了7系列FPGA PCIe Gen3的應用接口及
    的頭像 發表于 11-05 15:45 ?3268次閱讀
    <b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b> PCIe Gen<b class='flag-5'>3</b>的應用接口及特性

    DDR3寄存器和PLL數據表

    電子發燒友網站提供《DDR3寄存器和PLL數據表.pdf》資料免費下載
    發表于 08-23 11:06 ?2次下載
    <b class='flag-5'>DDR3</b>寄存器和PLL數據表
    主站蜘蛛池模板: 色丁香婷婷综合缴情综 | 鲁大师影院在线视频在线观看 | 亚洲AV精品一区二区三区不卡 | 两个人在线观看的视频720 | 日操夜操天天操 | 在线观看中文字幕码2021不用下载 | 日本一二三区在线视频 | 国产成人在线免费观看 | 免费观看成人毛片 | 毛片免费观看的视频在线 | 新金梅瓶玉蒲团性奴3 | 九九在线中文字幕无码 | 伊人久久伊人 | 中文字幕无码亚洲字幕成A人蜜桃 | 亚洲永久在线观看 | 野花视频在线观看免费 | 快穿之诱受双性被灌满h | 超碰视频在线 | 成人网络电视破解版 | 18美女腿打开无遮软件 | 亚洲欧美日韩国产精品26u | 白洁在线观看 | 国产精品爽爽久久久久久蜜桃网站 | 麻豆蜜桃国语精品无码视频 | 久久99国产精品一区二区 | 欧美精品高清在线观看 | 大胆国模一区二区三区伊人 | 阿娇和冠希13分钟在线观看 | 亚洲国产精品无码2019 | 乳巨揉みま痴汉电车中文字幕动漫 | 亚洲精品国产自在在线观看 | 亚洲欧美国产视频 | 99日影院在线播放 | 亚洲免费无码av线观看 | 91香蕉福利一区二区三区 | 果冻传媒视频在线播放 免费观看 | 草草色| 久久这里有精品 | 共妻肉多荤文高h一女n男 | 青青草国产偷拍在线av | 久久午夜宫电影网 |

    電子發燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品