色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA之家 ? 來源:CSDN技術(shù)社區(qū) ? 作者:李銳博恩 ? 2022-04-12 19:51 ? 次閱讀

系統(tǒng)總覽

RapidIO標(biāo)準(zhǔn)分為三層:邏輯,傳輸和物理。

邏輯層定義整體協(xié)議和數(shù)據(jù)包格式。這是端點(diǎn)啟動和完成事務(wù)(transaction)所必需的信息

傳輸層提供數(shù)據(jù)包從端點(diǎn)移動到端點(diǎn)所需的路由信息。

物理層描述了設(shè)備級接口細(xì)節(jié),例如數(shù)據(jù)包傳輸機(jī)制,流控制,電氣特性和低級錯誤管理。

這種劃分提供了將新事務(wù)類型添加到邏輯規(guī)范的靈活性,而無需修改傳輸或物理層規(guī)范。

下圖是FPGA端 SRIO IP核系統(tǒng)總覽圖:

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

從圖中可以看出:

The SRIO Gen2 Endpoint is comprised of the following:

? A Serial RapidIO Gen2 top-level wrapper (srio_gen2__unifiedtop) containing:

Serial RapidIO Gen2 Physical Layer (PHY)

Serial RapidIO Gen2 Logical (I/O) and Transport Layer (LOG)

Serial RapidIO Gen2 Buffer Design (BUF)

? Reference design for clocking, resets, and configuration accesses

圖中的層次結(jié)構(gòu)如下:

The srio_gen2__unifiedtop wrapper contains the LOG, BUF, and PHY.

The _block integrates the srio_gen2__unifiedtop wrapper, the srio_gt_wrapper, and configuration fabric reference design.

The _support wrapper contains the clock and reset modules.

is the top-level wrapper. This wrapper is used to integrate an entire SRIO Gen2 Endpoint into your design.

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

上面的這張圖的關(guān)系,也可以通過IP提供的例子程序的層次結(jié)構(gòu)窺見一二:

Top-Level Wrapper

如下圖為頂層封裝原理圖:

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

_block模塊捆綁了SRIO Gen2端點(diǎn)的每個組件,包括參考設(shè)計,以提供圍繞其設(shè)計的打包解決方案。圖2-1提供了 _block模塊每個部分的基本框圖,以及 _block設(shè)計的每個部分之間的數(shù)據(jù)交互的一般視圖。

Port Descriptions

Logical Layer Interfaces

The LOG has three interfaces:

? User Interface

? Transport Interface

? Configuration Fabric Interface

如下圖為邏輯層接口的詳細(xì)視圖:

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

Figure 2-2 shows the ports associated with each of the LOG interfaces.

上圖中,實(shí)箭頭表示AXI4-Stream ports,空箭頭為AXI4-Lite ports;

這兩種端口的區(qū)別?自行了解。

用戶端口包含可以發(fā)出或使用數(shù)據(jù)包的端口。生成IP核時,可以配置與每個端口關(guān)聯(lián)的端口數(shù)和事務(wù)(Transaction)類型。還可以從這些端口啟動配置讀和寫訪問到駐留在此 SRIO Gen2 終結(jié)點(diǎn)設(shè)備中的配置寄存器或遠(yuǎn)程設(shè)備。這些接口通過Serial RapidIO包裝器輸出,用于數(shù)據(jù)包生成和使用。

傳輸接口包含兩個端口,接收和發(fā)送,旨在與RapidIO兼容的物理層或緩沖應(yīng)用程序連接。此接口在包裝器模塊外部是不可見的。

配置結(jié)構(gòu)接口包含兩個端口:

? Configuration Master port,通過Configuration Fabric發(fā)出對本地配置空間的讀寫。

? LOG Configuration Register port,它是一個從接口,用于讀取和寫入任何配置寄存器,這些寄存器定義為邏輯或傳輸層的一部分。

配置結(jié)構(gòu)解碼來自配置總線主機(jī)的讀或?qū)懙刂?,并將它們傳遞到LOG,PHY和BUF的配置寄存器端口。此交互完全保留在 _block模塊中。

User Interfaces

上面說的邏輯層的端口分為用戶端口、傳輸端口以及配置端口,這里來細(xì)看下用戶端口:

The user interface contains a set of I/O ports and the following optional ports:

? Messaging Port

? Maintenance Port

? User-Defined Port

每種事務(wù)(transaction)類型都分配給特定端口。通常,在I / O端口上發(fā)送或接收任何支持的I / O事務(wù),例如NWRITE,NWRITE_R,SWRITE,NREAD和RESPONSE(不包括MAINTENANCE響應(yīng))。MESSAGE事務(wù)(如果支持)可以分配給Messaging端口或I / O端口。無論消息端口是否存在,DOORBELL事務(wù)都使用I / O端口。如果啟用了維護(hù)(maintenance)端口,則維護(hù)端口上應(yīng)支持所有維護(hù)數(shù)據(jù)包。如果事務(wù)是用戶定義的,不受支持的類型,或者沒有分配的端口,則它使用用戶定義的端口(當(dāng)禁用用戶定義的端口時,將丟棄與另一個端口不對應(yīng)的接收數(shù)據(jù)包)。

I/O Port

I / O端口可以配置為兩種樣式之一:Condensed I/O or Initiator/Target. ??捎?a target="_blank">信號取決于IP核生成期間選擇的樣式。

The I/O port is built from AXI4-Stream channels,有兩種數(shù)據(jù)包格式:

? HELLO

? SRIO Stream

I / O端口中的所有通道必須使用相同的數(shù)據(jù)包格式,該格式在生成核心時選擇。

Condensed I/O

The Condensed I/O 樣式減少了用于傳輸和接收I / O數(shù)據(jù)包的通道數(shù)。有一個AXI4-Stream通道用于傳輸與I / O端口(iotx)相關(guān)的所有數(shù)據(jù)包類型。類似地,有一個信道用于所有接收的I / O端口數(shù)據(jù)包(iorx)。圖2-3顯示了Condensed I / O端口。

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

Initiator/Target

Initiator / Target端口樣式允許將針對遠(yuǎn)程設(shè)備(放置在Initiator端口上)的事務(wù)與針對本地端點(diǎn)(放置在Target端口上)的事務(wù)分離。

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

由本地端點(diǎn)(local endpoint )生成的請求被置于要在鏈路上傳輸?shù)膯悠髡埱螅╥req)信道上。從遠(yuǎn)程設(shè)備接收的響應(yīng)在發(fā)起者響應(yīng)(iresp)信道上呈現(xiàn)給用戶設(shè)計。

這句話還是原文比較好理解:

Requests generated by the local endpoint are placed on the Initiator Request (ireq) channel to be transmitted on the link. Responses received from a remote device are presented to the user design on the Initiator Response (iresp) channel.

Requests originating from a remote device which are received by the core are presented to the user design on the Target Request (treq) channel. Responses to these requests, which are generated by the user design, are placed on the Target Response (tresp) channel.

意思是本地設(shè)備的請求信號在ireq channel上,對應(yīng)的遠(yuǎn)程設(shè)備的響應(yīng)在iresp channel上。

而遠(yuǎn)程設(shè)備的請求在treq上,對應(yīng)的本地響應(yīng)在tresp上。

Table 2-5 shows the signals associated with the Initiator/Target port. At the level, the following signals are associated with these interfaces:

? s_axis_ireq* are associated with INITIATOR_IREQ.

? m_axis_iresp* are associated with INITIATOR_IRESP.

? m_axis_treq* are associated with TARGET_TREQ.

? s_axis_tresp* are associated with TARGET_TRESP.

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

FPGA端SRIO IP核系統(tǒng)總覽及端口介紹

好,這篇博文到這里,至于通俗的解釋(說人話),我會隨著我的理解不斷加深而更新。

下篇博文繼續(xù)講Messaging端口等。

原文標(biāo)題:【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹(一)(User Interfaces 之 I/O Port)

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    603013
  • 端口
    +關(guān)注

    關(guān)注

    4

    文章

    963

    瀏覽量

    32052
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    327

    瀏覽量

    49485

原文標(biāo)題:【FPGA】SRIO IP核系統(tǒng)總覽以及端口介紹(一)(User Interfaces 之 I/O Port)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    FPGA優(yōu)質(zhì)開源模塊-SRIO IP的使用

    本文介紹一個FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項目中主要是用于FPGA
    的頭像 發(fā)表于 12-12 09:19 ?2227次閱讀
    <b class='flag-5'>FPGA</b>優(yōu)質(zhì)開源模塊-<b class='flag-5'>SRIO</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用

    FPGAIP使用技巧

    FPGAIP使用技巧主要包括以下幾個方面: 理解IP的概念和特性 : IP
    發(fā)表于 05-27 16:13

    FPGA IP的相關(guān)問題

    我用的是xinlinx spartan6 FPGA,我想知道它的IPRAM是與FPGA獨(dú)立的,只是集成在了一起呢,還是占用了FPGA的資源
    發(fā)表于 01-10 17:19

    SRIO實(shí)現(xiàn)DSP與FPGA通信

    我在做fpga與dsp的SRIO通信,我用的是論壇上提供的SRIO test程序,目前dsp能夠?qū)崿F(xiàn)端口0的外部回環(huán)測試。
    發(fā)表于 06-21 10:45

    請問用c6678 srio收發(fā)地址位數(shù),DSPkeystone_srio的程序要做什么改進(jìn)?

    Hi,Ti guys,我在使用自己板上的c6678,利用論壇上keystone_srio程序調(diào)試dsp和fpga的通信。同事從fpga(v6,sr
    發(fā)表于 12-28 11:08

    FPGAIP的生成

    FPGAIP的生成,簡單介紹Quartus II生成IP的基本操作,簡單實(shí)用挺不錯的資料
    發(fā)表于 11-30 17:36 ?11次下載

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    ? Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號處理使用的
    的頭像 發(fā)表于 12-29 15:59 ?1.2w次閱讀

    邏輯層接口的IO口如何使用

    上篇博文:【FPGASRIO IP系統(tǒng)總覽以及端口
    的頭像 發(fā)表于 08-18 09:35 ?4928次閱讀
    邏輯層接口的IO口如何使用

    Xilinx SRIO IP介紹和使用經(jīng)驗分享

    隨著PCIe接口、以太網(wǎng)接口的飛速發(fā)展,以及SOC芯片的層出不窮,芯片間的數(shù)據(jù)交互帶寬大大提升并且正在向片內(nèi)交互轉(zhuǎn)變;SRIO接口的應(yīng)用市場在縮小,但是由于DSP和PowerPC中集成了SRIO接口,因此在使用DSP/Power PC +
    的頭像 發(fā)表于 08-02 10:00 ?4683次閱讀
    Xilinx <b class='flag-5'>SRIO</b> <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>和使用經(jīng)驗分享

    SRIO IP的三層協(xié)議的作用?

    數(shù)據(jù)從遠(yuǎn)程設(shè)備(假設(shè)為DSP的SRIO)傳輸過來,FPGA(假設(shè)我們這端為FPGASRIO
    的頭像 發(fā)表于 03-03 10:19 ?1029次閱讀

    SRIO IP的三層協(xié)議的作用解析

    SRIO這種高速串口復(fù)雜就復(fù)雜在它的協(xié)議上,三層協(xié)議:邏輯層,傳輸層以及物理層。 數(shù)據(jù)手冊會說這三層協(xié)議是干什么的呢?也就是分工(【FPGASRIO IP
    的頭像 發(fā)表于 04-25 11:20 ?1651次閱讀
    <b class='flag-5'>SRIO</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的三層協(xié)議的作用解析

    基于FPGASRIO協(xié)議設(shè)計

    本文介紹一個FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項目中主要是用于FPGA
    的頭像 發(fā)表于 09-04 18:19 ?1373次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>SRIO</b>協(xié)議設(shè)計

    FPGASRIO IP系統(tǒng)總覽以及端口之Messaging Port介紹

    消息傳遞端口是可選接口(消息也可以組合到I / O端口上,并使用Vivado集成設(shè)計環(huán)境(IDE)設(shè)置視為寫入事務(wù))。單獨(dú)的Messaging端口遵循Initiator / Target樣式。
    的頭像 發(fā)表于 10-10 15:58 ?1242次閱讀
    【<b class='flag-5'>FPGA</b>】<b class='flag-5'>SRIO</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b><b class='flag-5'>系統(tǒng)</b><b class='flag-5'>總覽</b>以及<b class='flag-5'>端口</b>之Messaging Port<b class='flag-5'>介紹</b>

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號處理使用的
    的頭像 發(fā)表于 12-05 15:05 ?1685次閱讀

    SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋

    介紹 本處將從SRIO的數(shù)據(jù)流,數(shù)據(jù)協(xié)議,常用FPGA支持模式,以及IP例程中的時鐘大小計算等部分介紹S
    的頭像 發(fā)表于 12-10 16:24 ?262次閱讀
    <b class='flag-5'>SRIO</b><b class='flag-5'>介紹</b>及xilinx的vivado 2017.4中生成<b class='flag-5'>srio</b>例程代碼解釋
    主站蜘蛛池模板: 国产亚洲色婷婷久久精品99| OLDMAN老头456 TUBE| 欧美人xxxxx| 国产激情文学| 一级性生活毛片| 女警被黑人20厘米强交| 国产白丝JK被疯狂输出视频| 亚洲欧美一区二区三区四区| 蜜芽在线影片| 国产高清国内精品福利色噜噜| 亚洲午夜精品AV无码少妇| 免费精品国偷自产在线在线| 灌饱娇嫩H将军公主最新章节| 亚洲人成影院在线播放| 欧美成 人 网 站 免费| 国产看黄网站又黄又爽又色| 中文字幕欧美日韩VA免费视频| 日韩1区1区产品乱码芒果榴莲| 国产亚洲精品久久久久久禁果TV| 3D漫画H精品啪啪无码| 神电影院午夜dy888我不卡| 九九99热久久精品在线6| xiah俊秀| 亚洲性夜夜夜色综合网| 人妻中文字幕无码久久AV爆| 韩国精品无码少妇在线观看网站| ava云直播| 亚洲免费视频在线| 翘臀后进美女白嫩屁股视频| 韩国女主播内部vip自带氏巾| chaopeng 在线视频| 亚洲精品永久免费| 全黄h全肉细节文在线观看| 久草在线一免费新视频| 俄罗斯6一9泑女网站| 中文字幕一区二区三区在线观看| 少妇高潮久久久久7777| 久久毛片视频| 国产精品久久久久久久久久免费 | 青青青青草原国产免费| 果冻传媒在线看免费高清|