詳解中斷使能、清除或掛起等實現方式
在前幾天有客戶問了一個問題：如果外部中斷來的頻率足夠快，上一個中斷沒有處理完成，新來的中斷該如何處理？
在研究了arm的官方手冊后，了解中斷有使能、清除或掛起等實現方式，今天分享給大家。
中斷一般是由硬件（例如外設、外部引腳）產生，當某種內部或外部事件發生時，MCU的中斷系統將迫使 CPU 暫停正在執行的程序，轉而去進行中斷事件的處理，中斷處理完畢后，又返回被中斷的程序處，繼續執行下去，所有的Cortex-M 內核系統都有一個用于中斷處理的組件NVIC，主要負責處理中斷，還處理其他需要服務的事件。嵌套向量式中斷控制器（NVIC: Nested Vectored Interrupt Controller）集成在Cortex-M0處理器里，它與處理器內核緊密相連，并且提供了中斷控制功能以及對系統異常的支持。
處理器中的NVIC能夠處理多個可屏蔽中斷通道和可編程優先級，中斷輸入請求可以是電平觸發，也可以是最小的一個時鐘周期的脈沖信號。每一個外部中斷線都可以獨立的使能、清除或掛起，并且掛起狀態也可以手動地設置和清除。
主程序正在執行，當遇到中斷請求（Interrupt Request）時，暫停主程序的執行轉而去執行中斷服務例程（Interrupt Service Routine，ISR），稱為響應，中斷服務例程執行完畢后返回到主程序斷點處并繼續執行主程序。多個中斷是可以進行嵌套的。正在執行的較低優先級中斷可以被較高優先級的中斷所打斷，在執行完高級中斷后返回到低級中斷里繼續執行，采用“咬尾中斷”機制。
內核中斷(異常管理和休眠模式等)，其中斷優先級則由SCB寄存器來管理，IRQ的中斷優先級是由NVIC來管理。
NVIC的寄存器經過了存儲器映射，其寄存器的起始地址為0xE000E100，對其訪問必須是每次32bit。
SCB寄存器的起始地址：0xE000ED00，也是每次32bit訪問，SCB寄存器主要包含SysTick操作、異常管理和休眠模式控制。
NVIC具有以下特性：
- 靈活的中斷管理：使能清除、優先級配置
- 硬件嵌套中斷支持
- 向量化的異常入口
- 中斷屏蔽
1. 中斷使能和清除使能
arm將處理器的中斷使能設置和清除設置寄存器分在兩個不同的地址，這種設計主要有如下優勢：一方面這種方式減少了使能中斷所需要的步驟，使能一個中斷NVIC只需要訪問一次，同時也減少了程序代碼并且降低了執行時間，另一方面當多個應用程序進程同時訪問寄存器或者在讀寫操作寄存器時有操作其他的中斷使能位，這樣就有可能導致寄存器丟失，設置和清除分成兩個寄存器能夠有效防止控制信號丟失。
因此我可以獨立的操作每一個中斷的使能和清除設置。
1.1 C代碼
*(volatileunsignedlong)(0xE000E100)=0x4;//使能#2中斷 *(volatileunsignedlong)(0xE000E180)=0x4;//清除#2中斷
1.2 匯編代碼
__asmvoidInterrupt_Enable() { LDRR0,=0xE000E100;//ISER寄存器的地址 MOVSR1,#04;//設置#2中斷 STRR1,[R0];//使能中斷#2 } __asmvoidInterrupt_Disable() { LDRR0,=0xE000E180;//ICER寄存器的地址 MOVSR1,#04;//設置#2中斷 STRR1,[R0];//使能中斷#2 }
1.3 CMSIS標準設備驅動函數
//使能中斷#IRQn __STATIC_INLINEvoid__NVIC_EnableIRQ(IRQn_TypeIRQn) { if((int32_t)(IRQn)>=0){ NVIC->ISER[0U]=(uint32_t)(1UL<=0){ NVIC->ICER[0U]=(uint32_t)(1UL<=0){ return((uint32_t)(((NVIC->ISER[0U]&(1UL<
2. 中斷掛起和清除掛起
如果一個中斷發生了，卻無法立即處理，這個中斷請求將會被掛起。掛起狀態保存在一個寄存器中，如果處理器的當前優先級還沒有降低到可以處理掛起的請求，并且沒有手動清除掛起狀態，該狀態將會一直保持。可以通過操作中斷設置掛起和中斷清除掛起兩個獨立的寄存器來訪問或者修改中斷掛起狀態，中斷掛起寄存器也是通過兩個地址來實現設置和清除相關位。這使得每一個位都可以獨立修改，并且無需擔心在兩個應用程序進程競爭訪問時出現的數據丟失。
中斷掛起狀態寄存器允許使用軟件來觸發中斷。如果中斷已經使能并且沒有被屏蔽掉，當前還沒有更高優先級的中斷在運行，這時中斷的服務程序就會立即得以執行。
2.1 C代碼
*(volatileunsignedlong)(0xE000E100)=0x4;//使能中斷#2 *(volatileunsignedlong)(0xE000E200)=0x4;//掛起中斷#2 *(volatileunsignedlong)(0xE000E280)=0x4;//清除中斷#2的掛起狀態
2.2 匯編代碼
__asmvoidInterrupt_Set_Pending() { LDRR0,=0xE000E100;//設置使能中斷寄存器地址 MOVSR1,#0x4;//中斷#2 STRR1,[R0];//使能#2中斷 LDRR0,=0xE000E200;//設置掛起中斷寄存器地址 MOVSR1,#0x4;//中斷#2 STRR1,[R0];//掛起#2中斷 } __asmvoidInterrupt_Clear_Pending() { LDRR0,=0xE000E100;//設置使能中斷寄存器地址 MOVSR1,#0x4;//中斷#2 STRR1,[R0];//使能#2中斷 LDRR0,=0xE000E280;//設置清除中斷掛起寄存器地址 MOVSR1,#0x4;//中斷#2 STRR1,[R0];//清除#2的掛起狀態 }
2.3 CMSIS標準設備驅動函數
//設置一個中斷掛起 __STATIC_INLINEvoid__NVIC_SetPendingIRQ(IRQn_TypeIRQn) { if((int32_t)(IRQn)>=0){ NVIC->ISPR[0U]=(uint32_t)(1UL<=0){ NVIC->ICPR[0U]=(uint32_t)(1UL<=0){ return((uint32_t)(((NVIC->ISPR[0U]&(1UL<NVIC屬于處理器內核部分，因此在MM32 MCU芯片的用戶手冊中只有簡單的提及，沒有重點講述，需要深入了解相關寄存器和功能需要參考《Cortex-M0技術參考手冊》。在下一章節中，我們將和大家一起學習中斷優先級的實現方式
原文標題：技術分享 | Cortex-M0中斷控制和系統控制（一）
文章出處：【微信公眾號：安芯教育科技】歡迎添加關注！文章轉載請注明出處。
-
控制器
+關注
關注
112文章
16334瀏覽量
177815 -
中斷系統
+關注
關注
1文章
96瀏覽量
61015 -
Cortex-M0
+關注
關注
4文章
124瀏覽量
38675 -
MM32
+關注
關注
1文章
106瀏覽量
756
原文標題：技術分享 | Cortex-M0中斷控制和系統控制（一）
文章出處：【微信號：Ithingedu，微信公眾號：安芯教育科技】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
FreeRTOS任務掛起恢復與使用中斷遇到的坑
靈動微課堂 (第175講) | Cortex-M0中斷控制和系統控制（一）
ARM接口編程之中斷控制器GIC介紹
N32G4FR系列低功耗應用筆記資料下載
STM32單片機實現外部中斷的步驟及方法
單片機中斷程序新來的中斷該如何處理？
Cortex-M0中斷控制和系統控制（一）
單片機中斷程序是如何處理器新來的中斷？
LIC內核中斷掛起位和中斷使能
工商網監
評論