今天看《集成電路時序分析與建模》中看到這么一個知識點，覺得有點意思，就記錄下來，與大家一起分享。

先看 如下電路圖：

左邊的電路圖是需要分析的電路，我們的目的是要對此電路進行時序分析，那首先要找到該電路需要分析的時序路徑，既然找路徑，那找到時序分析的起點與終點即可。

尋找時序路徑的起點和終點的原則如下：

起點：

設計邊界的數據輸入端口或信號輸入端口；如上圖右邊的I0，I1；

時序元件（一般指DFF）的輸出，例如上圖右邊的11，13，15；

存儲單元的數據輸出，其實這和第2條一致，時序單元也是存儲單元，例如DFF，但這里的存儲單元一般指存儲器，例如RAM等；

終點：

時序單元的數據輸入，例如上圖右邊的10，12，14；

存儲單元的數據輸入，類似于時序單元，但更多指存儲器等，例如RAM等；

設計邊界的輸出Q0，Q1，Q2；

根據上述原則即可得到，時序分析的起點（最左邊）和終點（最右邊）：

時序路徑

中間經過的節點都可認為是延遲單元。

實際進行時序分析時，可不必每次都這么轉換，但是不得不說，這種理論化的方式可以讓你的分析更具理論支撐，見多了熟悉了之后便可更快速的識別時序路徑。這是分析的第一步，祝入門快樂。

審核編輯 ：李倩