色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一文詳解Vivado的ECO流程

FPGA之家 ? 來源:賽靈思中文社區(qū)論壇 ? 作者:Hong Han ? 2022-04-29 09:03 ? 次閱讀

有時(shí)我們需要在設(shè)計(jì)網(wǎng)表的基礎(chǔ)上微調(diào)一下邏輯,這樣可以無需修改代碼,也無需重新做綜合,在設(shè)計(jì)調(diào)試中可以節(jié)省時(shí)間同時(shí)維持其他邏輯無任何改動(dòng)。

這里帶大家一起體驗(yàn)一下Vivado 的ECO流程,以vivado自帶的Example Design為例, 直接用TCL命令修改網(wǎng)表,在正常的寄存器路徑之間加一級LUT。

1. 打開Vivado 界面

2. 打開Example Design "Wavegen":
File -> Project -> Open Example
選中Wavegen(HDL), 器件選擇xcku035

3. 點(diǎn)擊左側(cè)Flow Navigator 窗口 Run Implementation 按鈕, 完成綜合實(shí)現(xiàn).

4. 打開Implemented Design (點(diǎn)擊左側(cè)Flow Navigator 窗口 Open Implemented Design 按鈕)

5. 選一條兩個(gè)寄存器之間的路徑
運(yùn)行以下命令,選中打印出的路徑,雙擊可以查看時(shí)序報(bào)告,F(xiàn)4 鍵可以打開這條路徑的原理圖

 %report_timing -from [get_cells 
clkx_spd_i0/meta_harden_bus_new_i0/signal_meta_reg] -to [get_cells 
clkx_spd_i0/meta_harden_bus_new_i0/signal_dst_reg] -delay_type max -name test1

可以看到Data Path的布線延遲是0.504ns

5422a960-c751-11ec-bce3-dac502259ad0.png

路徑的原理圖

542d2854-c751-11ec-bce3-dac502259ad0.png

6. 把目的寄存器的D端從net上斷下來

%disconnect_net -net 
clkx_spd_i0/meta_harden_bus_new_i0/signal_meta_reg_n_0  -objects 
{clkx_spd_i0/meta_harden_bus_new_i0/signal_dst_reg/D}

在這里獲取操作對象(net, Pin) 的方法: 在原理圖中選中對象,然后查看走下角Property 窗口中的NAME 屬性

543974b0-c751-11ec-bce3-dac502259ad0.png

Pin被從Net上斷開后,會(huì)在原理圖上顯示n/c

5445524e-c751-11ec-bce3-dac502259ad0.png

7. 創(chuàng)建一個(gè)LUT1,并設(shè)置LUT的INIT property

%create_cell -reference LUT1clkx_spd_i0/meta_harden_bus_new_i0/my_lut1 
%set_property INIT 2'h1 [get_cells clkx_spd_i0/meta_harden_bus_new_i0/my_lut1]
54543d54-c751-11ec-bce3-dac502259ad0.png

可以看到這個(gè)新創(chuàng)建的LUT1所有端口(Pin)都是懸空的. 接下來的步驟要將這些pin連接到合適的net上.

8. 把LUT1的輸入端口連接到之前斷開的net上.

%connect_net -net clkx_spd_i0/meta_harden_bus_new_i0/signal_meta_reg_n_0  -objects {clkx_spd_i0/meta_harden_bus_new_i0/my_lut1/I0}

9. 創(chuàng)建一個(gè)新的net用來連接LUT1的輸出pin和之前斷下來的寄存器D pin

%create_net  clkx_spd_i0/meta_harden_bus_new_i0/my_net

10. 連接LUT1的輸出pin和之前斷下來的寄存器D pin 到新創(chuàng)建的net上

%connect_net -net clkx_spd_i0/meta_harden_bus_new_i0/my_net   -objects {clkx_spd_i0/meta_harden_bus_new_i0/my_lut1/O clkx_spd_i0/meta_harden_bus_new_i0/signal_dst_reg/D}

545fdaa6-c751-11ec-bce3-dac502259ad0.png

11. 在Netlist窗口選窗口選中新建的LUT1,將其拖曳到Device中空著的slice LUT bel中

對應(yīng)的命令:

place_cell clkx_spd_i0/meta_harden_bus_new_i0/my_lut1 SLICE_X52Y83/B6LUT

12. 對新的LUT1兩端的net進(jìn)行布線

%route_design -nets [get_nets -of [get_pins clkx_spd_i0/meta_harden_bus_new_i0/my_lut1/*]]

13.檢查布線結(jié)果確保沒有布線錯(cuò)誤

%report_route_status

546c5704-c751-11ec-bce3-dac502259ad0.png

14.用步驟5的命令重新報(bào)一下時(shí)序

5476bfc8-c751-11ec-bce3-dac502259ad0.png

15. 生成bit文件

%write_bitstream test.bit

原文標(biāo)題:【干貨分享】用ECO腳本的方式在網(wǎng)表中插入LUT1

文章出處:【微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • TCL
    TCL
    +關(guān)注

    關(guān)注

    10

    文章

    1722

    瀏覽量

    88566
  • ECO
    ECO
    +關(guān)注

    關(guān)注

    0

    文章

    52

    瀏覽量

    14885
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66476

原文標(biāo)題:【干貨分享】用ECO腳本的方式在網(wǎng)表中插入LUT1

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    ECO導(dǎo)入詳解

    ECO導(dǎo)入詳解
    發(fā)表于 08-20 15:13

    Vivado使用誤區(qū)與進(jìn)階——在Vivado中實(shí)現(xiàn)ECO功能

    關(guān)于Tcl在Vivado中的應(yīng)用文章從Tcl的基本語法和在Vivado中的應(yīng)用展開,介紹了如何擴(kuò)展甚至是定制FPGA設(shè)計(jì)實(shí)現(xiàn)流程后,引出了個(gè)更細(xì)節(jié)的應(yīng)用場景:如何利用Tcl在已完成布
    發(fā)表于 11-18 18:26 ?5396次閱讀
    <b class='flag-5'>Vivado</b>使用誤區(qū)與進(jìn)階——在<b class='flag-5'>Vivado</b>中實(shí)現(xiàn)<b class='flag-5'>ECO</b>功能

    如何在Vivado中執(zhí)行工程變更命令 (ECO)

    了解如何在Vivado中執(zhí)行工程變更單(ECO)。 本視頻將向您介紹ECO的常見用例,我們推薦的完成ECO流程,優(yōu)勢和局限性,并將演示功
    的頭像 發(fā)表于 11-21 06:40 ?5183次閱讀
    如何在<b class='flag-5'>Vivado</b>中執(zhí)行工程變更命令 (<b class='flag-5'>ECO</b>)

    使用ECO進(jìn)行調(diào)試有哪些好處

    了解使用Vivado 2016.1中引入的ECO流程進(jìn)行調(diào)試的好處,以及在ECO布局中替換ILA調(diào)試探針?biāo)璧牟襟E。
    的頭像 發(fā)表于 11-29 06:01 ?3709次閱讀
    使用<b class='flag-5'>ECO</b>進(jìn)行調(diào)試有哪些好處

    用Tcl定制Vivado設(shè)計(jì)流程詳解

    工程模式的關(guān)鍵優(yōu)勢在于可以通過在Vivado 中創(chuàng)建工程的方式管理整個(gè)設(shè)計(jì)流程,包括工程文件的位置、階段性關(guān)鍵報(bào)告的生成、重要數(shù)據(jù)的輸出和存儲等。
    的頭像 發(fā)表于 07-24 17:30 ?4608次閱讀
    用Tcl定制<b class='flag-5'>Vivado</b>設(shè)計(jì)<b class='flag-5'>流程</b><b class='flag-5'>詳解</b>

    Vivado綜合引擎的增量綜合流程

    Vivado 2019.1 版本開始,Vivado 綜合引擎就已經(jīng)可以支持增量流程了。這使用戶能夠在設(shè)計(jì)變化較小時(shí)減少總的綜合運(yùn)行時(shí)間。
    發(fā)表于 07-21 11:02 ?1671次閱讀

    起體驗(yàn)VivadoECO流程

    帶大家起體驗(yàn)VivadoECO流程,以vivado自帶的Example Design為
    的頭像 發(fā)表于 10-26 09:45 ?3692次閱讀
    <b class='flag-5'>一</b>起體驗(yàn)<b class='flag-5'>Vivado</b> 的<b class='flag-5'>ECO</b><b class='flag-5'>流程</b>

    帶大家起體驗(yàn)VivadoECO流程

    這里帶大家起體驗(yàn)VivadoECO流程,以vivado自帶的Example Desig
    的頭像 發(fā)表于 11-29 11:04 ?4354次閱讀
    帶大家<b class='flag-5'>一</b>起體驗(yàn)<b class='flag-5'>一</b>下<b class='flag-5'>Vivado</b>的<b class='flag-5'>ECO</b><b class='flag-5'>流程</b>

    Vivado設(shè)計(jì)流程指導(dǎo)手冊

    Vivado 設(shè)計(jì)分為 Project Mode 和 Non-project Mode 兩種模式,般簡單設(shè)計(jì)中,我們常用的是 Project Mode。在本手冊中,我們將以個(gè)簡單的實(shí)驗(yàn)案例,
    發(fā)表于 03-22 11:39 ?50次下載
    <b class='flag-5'>Vivado</b>設(shè)計(jì)<b class='flag-5'>流程</b>指導(dǎo)手冊

    Vivado設(shè)計(jì)流程指導(dǎo)說明

    Vivado 設(shè)計(jì)分為 Project Mode 和 Non-project Mode 兩種模式,般簡單設(shè)計(jì)中,我們常用的是 Project Mode。在本手冊中,我們將以個(gè)簡單的實(shí)驗(yàn)案例,
    發(fā)表于 03-25 14:39 ?28次下載

    詳解Xilinx FPGA的ECO功能

    ECO 指的是 Engineering Change Order ,即工程變更指令。目的是為了在設(shè)計(jì)的后期,快速靈活地做小范圍修改,從而盡可能的保持已經(jīng)驗(yàn)證的功能和時(shí)序。ECO 是從 IC 設(shè)計(jì)領(lǐng)域繼承而來,Vivado上 的
    的頭像 發(fā)表于 08-02 09:18 ?3840次閱讀
    <b class='flag-5'>詳解</b>Xilinx FPGA的<b class='flag-5'>ECO</b>功能

    用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程

    今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列:用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程
    的頭像 發(fā)表于 05-05 09:44 ?1072次閱讀
    用TCL定制<b class='flag-5'>Vivado</b>設(shè)計(jì)實(shí)現(xiàn)<b class='flag-5'>流程</b>

    Vivado中實(shí)現(xiàn)ECO功能

    關(guān)于 Tcl 在 Vivado中的應(yīng)用文章從 Tcl 的基本語法和在 Vivado 中的 應(yīng)用展開,繼上篇《用 Tcl 定制 Vivado 設(shè)計(jì)實(shí)現(xiàn)流程》介紹了如何擴(kuò)展甚 至是定制 F
    的頭像 發(fā)表于 05-05 15:34 ?2672次閱讀
    在<b class='flag-5'>Vivado</b>中實(shí)現(xiàn)<b class='flag-5'>ECO</b>功能

    vivado仿真流程

    vivado開發(fā)軟件自帶了仿真工具,下面將介紹vivado的仿真流程,方便初學(xué)者進(jìn)行仿真實(shí)驗(yàn)。
    的頭像 發(fā)表于 07-18 09:06 ?4404次閱讀
    <b class='flag-5'>vivado</b>仿真<b class='flag-5'>流程</b>

    vivado主界面及設(shè)計(jì)流程

    Vivado設(shè)計(jì)主界面,它的左邊是設(shè)計(jì)流程導(dǎo)航窗口,是按照FPGA的設(shè)計(jì)流程設(shè)置的,只要按照導(dǎo)航窗口項(xiàng)項(xiàng)往下進(jìn)行,就會(huì)完成從設(shè)計(jì)輸入到最
    的頭像 發(fā)表于 09-17 15:40 ?2948次閱讀
    <b class='flag-5'>vivado</b>主界面及設(shè)計(jì)<b class='flag-5'>流程</b>
    主站蜘蛛池模板: 亚洲VA欧美VA天堂V国产综合| 精品国产乱码久久久久久乱码| 97国产人妻精品无码AV在线| 亚洲精品久久无码AV片银杏 | jjzz动漫| 4399日本电影完整版在线观看免费 | 国产亚洲视频在线播放香蕉| 干性感美女| 成人特级毛片| 成人网视频在线观看免费| se01短视频在线观看| av天堂影音先锋在线| 99久久伊人一区二区yy5099| 99久久免费视频6| 99久久免费看少妇高潮A片| asian4you裸模| s8sp视频高清在线播放| 成人国产精品玖玖热色欲| 草莓视频在线看免费高清观看| 厕所RXXX| 国产AV国片精品无套内谢无码| 国产精品久久久久久久久久免费| 国产爱豆果冻传媒在线观看视频 | 伊人久久国产| 在线观看国产区| 91偷偷久久做嫩草电影院| 99re5.久久热在线视频| 99久久精品免费看国产一区二区 | 亚洲国产剧情中文视频在线 | 任你躁国语自产二区在线播放| 日本久久道一区二区三区| 色中色成人论坛| 亚洲AV久久无码精品国产网站 | 欧美18在线| 日韩精品一卡二卡三卡四卡2021 | 色欲久久综合亚洲精品蜜桃| 甜性涩爱在线看| 亚洲精品在线免费| 91精品乱码一区二区三区| SORA是什么意思| 国产精品VIDEOSSEX久久发布|