由于平時我們工作中，FIFO都是直接調用IP核，對于FIFO深度選擇并沒有很在意，而在筆試面試過程中，經常被問及的問題之一就是如何計算FIFO深度。

當讀數據的速率小于寫數據的速率時，我們需要先將數據緩存下來，那么我們需要開多大的空間緩存這些數據呢？緩存開大了會浪費資源，開小了會丟失數據，如何去計算最小FIFO深度是本文的重點。

本文涵蓋了FIFO最小深度計算所有情況：

假如模塊A不間斷的往FIFO中寫數據，模塊B同樣不間斷的從FIFO中讀數據，不同的是模塊A寫數據的時鐘頻率要大于模塊B讀數據的時鐘頻率，那么在一段時間內總是有一些數據沒來得及被讀走，如果系統一直在工作，那么那些沒有被讀走的數據會越累積越多，那么FIFO的深度需要是無窮大的;

但是若寫操作是連續的數據流，那么再大的FIFO都無法保證數據不溢出。因此可以認為這種情況下寫數據的傳輸是“突發Burst”的，即寫操作并不連續；

要確定FIFO的深度，關鍵在于計算出在突發讀寫這段時間內有多少個數據沒有被讀走。即FIFO的最小深度就等于沒有被讀走的數據個數。

Case1 fa>fb with no idle cycles in both write and read

即寫時鐘快于讀時鐘，寫和讀的過程中沒有空閑周期;

假設：

寫數據時鐘頻率fa=80MHz

讀數據時鐘頻率fb=50MHz

突發長度= number of data to be transferred = 120

在突發傳輸過程中，數據都是連續讀寫的

那么：

寫一個數據所需要的時間 = 1/80MHz = 12.5ns

突發傳輸中，寫完所有數據所需要的時間 = 120*12.5ns = 1500ns

讀一個數據所需要的時間 = 1/50MHz = 20ns

所以寫完所有的突發傳輸數據需要花費1500ns

在1500ns內能夠讀走的數據個數 = 1500ns/20ns = 75

所以在1500ns內還沒有被讀走的數據個數 = 120-75 = 45

因此FIFO的最小深度為45

Case2 fa>fb with two clock cycle delay between two successive read and write

即寫時鐘頻率大于讀時鐘頻率，但在讀寫的過程中存在空閑周期;

Case2在Case1的基礎上增加了一個假設，即讀比寫慢兩拍。這種假設是真正存在的，在異步FIFO設計中，我們需要去判斷FIFO的空滿來保證邏輯的正確性，判斷空滿標志需要去比較讀寫指針，而讀指針與寫指針處在不同的時鐘域中，我們需要采用格雷碼和兩級同步寄存器去降低亞穩態的概率，而兩級同步必然會導致空滿標志位的判斷至少延遲2個cycle。對于空標志位來說，將寫指針同步到讀時鐘域至少需要花費2個時鐘，而在同步這段時間內有可能還會寫入新的數據，因此同步后的寫指針一定小于或等于（當且僅有同步時間內沒有新數據寫入的情況下才會等于）當前的寫指針，所以此時判斷不一定是真空；同理，對于滿標志位來說，將讀指針同步到讀時鐘域至少需要花費2個時鐘，而在同步這段時間內有可能還會讀出新的數據，因此同步后的讀指針一定小于或等于當前讀指針，所以此時判斷并不一定是真滿。

通過上述討論可以知道Case2的FIFO最小深度應該比場景1的FIFO最小深度45略大。

Case3 fa > fb with idle cycles in both write and read

即寫時鐘頻率大于讀時鐘頻率，但在讀寫的過程中存在空閑周期；

假設：

寫數據時鐘頻率fa=80MHz

讀數據時鐘頻率fb=50MHz

突發長度= number of data to be transferred = 120

連續寫入之間的空閑周期為1。

連續讀取之間的空閑周期為3。

那么：

兩個連續寫之間的空閑周期為1個時鐘周期。它的意思是，在寫入一個數據后，模塊A等待一個時鐘周期，開始下一個寫入。因此，可以理解為每兩個時鐘周期，一個數據被寫入;

兩個連續讀取之間的空閑周期為3個時鐘周期。即讀取一個數據后，B模塊等待3個時鐘周期，開始下一次讀取。因此，我們可以理解，每四個時鐘周期，讀取一個數據;

寫一個數據所需要的時間 = 2*1/80MHz = 25ns

突發傳輸中，寫完所有數據所需要的時間 = 120*25ns = 3000ns

讀一個數據所需要的時間 = 4*1/50MHz = 80ns

所以寫完所有的突發傳輸數據需要花費3000ns

在3000ns內能夠讀走的數據個數 = 3000ns/80ns = 37.5

所以在3000ns內還沒有被讀走的數據個數 = 120-37.5 = 82.5

因此FIFO的最小深度為83

Case4 fa > fb with duty cycles given for wr_enb and rd_enb.

即寫時鐘頻率大于讀時鐘頻率，給定wr_enb和rd_enb的占空比；

假設：

寫數據時鐘頻率fa=80MHz

讀數據時鐘頻率fb=50MHz

突發長度= number of data to be transferred = 120

寫使能信號占整個burst時間比重為1/2

讀使能信號占整個burst時間比重為1/4

那么：

此場景與前一個場景(場景3)沒有任何不同，因為在本例中，一個數據項將在2個時鐘周期內寫入，而一個數據項將在4個時鐘周期內讀取。

因此FIFO的最小深度也為83

Case5 fA < fB with no idle cycles in both write and read( the delay between two consecutive writes and reads is one clock cycle)

即寫時鐘頻率小于讀時鐘頻率，且讀寫過程中沒有空閑周期；

假設：

寫數據時鐘頻率fa=30MHz

讀數據時鐘頻率fb=50MHz

突發長度= number of data to be transferred = 120

在突發傳輸過程中，數據都是連續讀寫的

那么：

由于讀數據比寫數據要快，這種情況下永遠也不會發生數據丟失的，因此FIFO只起到過時鐘域的作用，FIFO的最小深度為1即可；

Case6 fa < fb with idle cycles in both write and read(duty cycles of wr_enb and rd_enb can also be given in these type of questions).

即寫時鐘頻率小于讀時鐘頻率，給定wr_enb和rd_enb的占空比；

假設：

寫數據時鐘頻率fa=40MHz

讀數據時鐘頻率fb=50MHz

突發長度= number of data to be transferred = 120

連續寫入之間的空閑周期為1。

連續讀取之間的空閑周期為3。

那么：

兩個連續寫之間的空閑周期為1個時鐘周期。它的意思是，在寫入一個數據后，模塊A等待一個時鐘周期，開始下一個寫入。因此，可以理解為每兩個時鐘周期，一個數據被寫入;

兩個連續讀取之間的空閑周期為3個時鐘周期。即讀取一個數據后，B模塊等待3個時鐘周期，開始下一次讀取。因此，我們可以理解，每四個時鐘周期，讀取一個數據;

寫一個數據所需要的時間 = 2*1/40MHz = 50ns

突發傳輸中，寫完所有數據所需要的時間 = 120*50ns = 6000ns

讀一個數據所需要的時間 = 4*1/50MHz = 80ns

所以寫完所有的突發傳輸數據需要花費6000ns

在6000ns內能夠讀走的數據個數 = 6000ns/80ns = 75

所以在6000ns內還沒有被讀走的數據個數 = 120-75 = 45

因此FIFO的最小深度為45

Case7 fA = fB with no idle cycles in both write and read( the delay between two consecutive writes and reads is one clock cycle).

即寫時鐘頻率等于讀時鐘頻率，且讀寫過程中沒有空閑周期；

假設：

寫數據時鐘頻率fa=50MHz

讀數據時鐘頻率fb=50MHz

突發長度= number of data to be transferred = 120

讀和寫都沒有空閑周期，這意味著突發中的所有項都將以連續的時鐘周期寫入和讀取

那么：

如果clkA和clkB之間沒有相位差，則不需要FIFO；

如果clkA和clkB之間存在相位差，深度“1”的FIFO就足夠了。

Case8 fA = fB with idle cycles in both write and read(duty cycles of wr_enb and rd_enb can also be given in these type of questions).

即寫時鐘頻率等于讀時鐘頻率，給定wr_enb和rd_enb的占空比；

假設：

寫數據時鐘頻率fa=50MHz

讀數據時鐘頻率fb=50MHz

突發長度= number of data to be transferred = 120

連續寫入之間的空閑周期為1。

連續讀取之間的空閑周期為3。

那么：

兩個連續寫之間的空閑周期為1個時鐘周期。它的意思是，在寫入一個數據后，模塊A等待一個時鐘周期，開始下一個寫入。因此，可以理解為每兩個時鐘周期，一個數據被寫入;

兩個連續讀取之間的空閑周期為3個時鐘周期。即讀取一個數據后，B模塊等待3個時鐘周期，開始下一次讀取。因此，我們可以理解，每四個時鐘周期，讀取一個數據;

寫一個數據所需要的時間 = 2*1/50MHz = 40ns

突發傳輸中，寫完所有數據所需要的時間 = 120*40ns = 4800ns

讀一個數據所需要的時間 = 4*1/50MHz = 80ns

所以寫完所有的突發傳輸數據需要花費4800ns

在4800ns內能夠讀走的數據個數 = 4800ns/80ns = 60

所以在4800ns內還沒有被讀走的數據個數 = 120-60 = 60

因此FIFO的最小深度為60

Case9 如果數據速率如下所示

在前面幾種場景中，我們給的條件都是每隔幾個時鐘讀寫一次，這種周期性讀寫在實際中很常見。但是在工程設計中還存在這樣一種情形，只給出數據在一段時間內的讀寫速率，怎么讀寫完全隨機，這種情況我們需要考慮最壞的一種情況避免數據丟失。

對于最壞的情況，讀寫之間的數據速率差異應該是最大的。因此，對于寫操作，應該考慮最大數據速率，對于讀操作，應該考慮最小數據速率。

寫數據時鐘頻率fa=讀數據時鐘頻率fb

在寫時鐘周期內，每100個周期就有80個數據寫入FIFO

在讀時鐘周期內，每10個周期可以有8個數據讀出FIFO

以下是一些可能性：

下面是從上圖中觀察到的情況：

寫操作的最大數據速率在上表格中case - 4。(寫操作在最小的時間內完成)。因此，考慮case - 4來進行進一步的計算。

首先這里沒有給出數據的突發長度，從假設中可以得出每100個周期就有80個數據寫入FIFO，這里可能就有人會說突發長度就是80個數據，其實不是這樣的，因為數據是隨機寫入FIFO的，我們需要考慮做壞的情形，即寫速率最大的情形，只有如下圖背靠背的情形才是寫速率最高的情形，burst length為160；

在讀時鐘周期內，每10個周期可以有8個數據讀出FIFO；即一個周期可以寫入 8/10 數據

所以160個時鐘讀了160*8/10 = 128個數據；

考慮背靠背（20個clk不發數據+80clk發數據+80clk發數據+20clk不發數據的共200個clk）

因此FIFO的最小深度=160 - 128 = 32

總結

從上面分析來看，求FIFO的最小深度主要有以下要點：

在求解之前需要驗證一下在允許的最大時間長度內寫入的數據量是否等于讀出的數據量，保證有解；

求FIFO深度需要考慮最壞的情形，讀寫的速率應該相差最大，也就是說需要找出最大的寫速率和最小的讀速率；

不管什么場景，要確定FIFO的深度，關鍵在于計算出在突發讀寫這段時間內有多少個數據沒有被讀走；

由于FIFO空滿標志位的判斷延遲，在實際應用中需要預留一些余量。

下面我們來推導一下FIFO深度的求解公式，假設：

寫時鐘周期為clkw

讀時鐘周期為clkr

在讀時鐘周期內，每x個周期內可以有y個數據讀出FIFO，即讀數據的讀數率

在寫時鐘周期內，每m個周期內就有n個數據寫入FIFO

背靠背“的情形下是FIFO讀寫的最壞情形，burst長度 B = 2*n

由上得到：FIFO的最小深度為 B - B * (clkr/clkw) * (y/x)

原文標題：FIFO深度計算

文章出處：【微信公眾號：FPGA之家】歡迎添加關注！文章轉載請注明出處。

審核編輯：湯梓紅