信號(hào)被上拉，但電平不是3.3V的原因
一般在芯片的GPIO口內(nèi)部是開漏的狀態(tài)下，外部需要連接上拉電阻，一般連接方式如下圖，而且理想的高低電平應(yīng)該是低電平電壓值接近0V，高電平狀態(tài)值在3.3V左右。
但是在這邊實(shí)際測(cè)試的情況下卻遇到一個(gè)問題：高電平狀態(tài)電壓先是3.3V，后面又被拉低到2.567V。
這個(gè)情況非常奇怪，開始被沒有找到原因，直到翻看MASTER 芯片的規(guī)格書，發(fā)現(xiàn)它的這個(gè)GPIO口內(nèi)部是有一個(gè)35K的下拉電阻的。
根據(jù)分壓原理，35K的下拉電阻和10K的上拉電阻，中間的分壓點(diǎn)電壓計(jì)算就是3.3V*35/(35+10)=2.567V。理論分析對(duì)得上實(shí)際測(cè)試結(jié)果。
那么在這種情況下，預(yù)防高電平狀態(tài)的電壓閾值不夠，就只能把上拉電阻值調(diào)小了，最后選擇調(diào)整為2.2K。那么進(jìn)行計(jì)算，分壓點(diǎn)電壓V=3.3V *35/(35+2.2) =3.1V。
那么3.1V的電壓就沒有什么風(fēng)險(xiǎn)了。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
上拉電阻
+關(guān)注
關(guān)注
5文章
360瀏覽量
30633 -
電平
+關(guān)注
關(guān)注
5文章
360瀏覽量
39918 -
GPIO
+關(guān)注
關(guān)注
16文章
1205瀏覽量
52139
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
TFP401APZP將DVI信號(hào)轉(zhuǎn)換成TTL RGB信號(hào)，輸出的TTL RGB信號(hào)測(cè)量的波形就是3.3v高電平，為什么？
我們用TFP401APZP這款芯片將DVI信號(hào)轉(zhuǎn)換成TTL RGB信號(hào)，但是輸出的TTL RGB信號(hào)測(cè)量的波形就是3.3v高電平，請(qǐng)問這可
發(fā)表于 12-30 06:01
LSF0108電平轉(zhuǎn)化后發(fā)生信號(hào)失真的情況，怎么處理？
，1.8V電平，ch2（綠色）為輸出：3.3V電平，目前采用上拉2.2K電阻為下面波形截圖，我試過(guò)改變上
發(fā)表于 12-27 07:23
使用TXB0108時(shí)，3.3V側(cè)的低電平不能拉低到0V位置，同時(shí)某些時(shí)候低電平會(huì)后很多毛刺，為什么？
，MCU_UART_TX_1.8V->PC_UART_TX_3.3V測(cè)試波形圖如下，3.3V側(cè)的低電平不能拉低到0
發(fā)表于 12-27 07:06
電路中對(duì)該輸出信號(hào)做了10K的下拉，IO口的輸出高電平為3.3V，外部的下拉是否會(huì)對(duì)IO口的輸出狀態(tài)造成影響？
我的一個(gè)處理器IO口內(nèi)部有22K的弱上拉，我的電路中對(duì)該輸出信號(hào)做了10K的下拉，IO口的輸出高電平為3.3V，這個(gè)外部的下拉是否會(huì)對(duì)IO口的輸出狀態(tài)造成影響？
發(fā)表于 12-17 08:11
SN74CBTLV3257輸入是1.8v，輸出是否可以是3.3v, 上拉電阻是3.3v?
像這種SN74CBTLV3257的用傳輸門作為選擇器的器件。我輸入是1.8v，輸出是否可以是3.3v, 上拉電阻是3.3v?
發(fā)表于 12-16 07:30
用信號(hào)發(fā)生器產(chǎn)生3.3V方波信號(hào)，經(jīng)過(guò)16245電平轉(zhuǎn)換后得到的低電平卻是負(fù)電壓，如圖中CH2波形所示，為什么？
用信號(hào)發(fā)生器產(chǎn)生3.3V方波信號(hào)（低電平為0V，高電平為3
發(fā)表于 12-11 06:26
求助，關(guān)于LSF0108 3.3V和5V轉(zhuǎn)換問題求解
電阻（10K）無(wú)論焊接與否，B1、B2、B3、B4輸出電平均為3.3V（B1~B4后端沒有接其他東西），請(qǐng)問是什么原因？
2、B5~B8開漏輸出25K 5V的PWM
發(fā)表于 12-05 07:30
DAC70502將SPI2C和RSTSEL引腳上拉到3.3V電平，是否可行？
在使用DAC70502設(shè)計(jì)電壓輸出設(shè)備，為了為使DAC輸出達(dá)到0-5V，故將VDD電壓設(shè)置為5.3V，但MCU邏輯電平是3.3V，
現(xiàn)在
發(fā)表于 11-15 06:49
MCU 3.3V供電，OC輸出高電平能到5V嗎？
MCU 3.3V供電，引腳上拉100K到5V控制PMOS管，實(shí)際輸出高電平只有3.7V，PMOS管的GS電壓有1.3
發(fā)表于 11-13 07:01
具有3.3V/5V輸入和12V/15V輸出的信號(hào)和電源隔離
電子發(fā)燒友網(wǎng)站提供《具有3.3V/5V輸入和12V/15V輸出的信號(hào)和電源隔離.pdf》資料免費(fèi)下載
發(fā)表于 09-26 10:12
?2次下載
將5V傳感器和信號(hào)連接到3.3V輸入SAR ADC
電子發(fā)燒友網(wǎng)站提供《將5V傳感器和信號(hào)連接到3.3V輸入SAR ADC.pdf》資料免費(fèi)下載
發(fā)表于 09-06 10:09
?0次下載
LM319輸出的15V方波信號(hào)如何轉(zhuǎn)換為3.3V方波信號(hào)？
的轉(zhuǎn)換呢？
要求要響應(yīng)速度比較快 ，100ns~200ns及以下比較適宜。
（LM319比較器在輸出端上拉電壓15V時(shí)，才能達(dá)到100ns響應(yīng)速度。3.3V上拉時(shí)，響應(yīng)速度會(huì)增加到50
發(fā)表于 09-03 07:16
LM397 Vs+=12V ,Vs-=0V,輸出Vo接3.3k電阻上拉至3.3V是否可以？
LM397Vs+=12V ,Vs-=0V,輸出Vo接3.3k電阻上拉至3.3V是否可以？數(shù)據(jù)手冊(cè)是上拉
發(fā)表于 08-08 06:45
GPIO在Open Drain Pull-up模式下不能輸出高電平3.3V嗎？
電平，高電平只輸出1.4V左右，低電平輸出0v。在PUSH-PULL模式下，萬(wàn)用表可以檢測(cè)到引腳輸出3.
發(fā)表于 03-29 06:23
工商網(wǎng)監(jiān)
評(píng)論