HSI 是一項關鍵功能，現在已受到 Accellera PSWG 的充分關注，但它的缺席導致公司需要在沒有某種形式的這種功能的情況下采用 Portable Stimulus 工具的額外工作。

本博客系列堅持 Accellera Portable Stimulus 1.0 標準 (PSS) 中的內容，但在此特定博客中，我們會有所偏離。我們將討論未納入標準第一個版本的功能，即硬件軟件接口 (HSI)。這是一項關鍵功能，現在已受到 Accellera 便攜式刺激工作組 (PSWG) 的充分關注。它的缺席導致那些想要采用便攜式刺激工具但沒有某種形式的這種功能的公司需要額外的工作。

通過考慮測試可移植性，這個問題最容易理解。我們的意思是，從單一的測試意圖描述出發，無需修改即可在各種執行引擎上執行該測試的能力。這些執行引擎包括在事務級別或寄存器傳輸級別 (RTL) 上運行的模擬器、仿真器、原型設計解決方案、虛擬平臺和真實芯片。現在，考慮一個需要將數據放入某個寄存器或內存位置或檢索該寄存器或內存的內容以確保測試正確運行的測試。

在模擬器上執行時，很容易使用后門訪問機制，而且不會干擾被測設計 (DUT) 的任何方面。使用過通用驗證方法 (UVM) 的人會熟悉寄存器抽象層 (RAL) 和后門內存訪問的概念。當您從晶圓廠取回第一個芯片或嘗試遷移測試以在模擬器上驅動完整的 SoC 時，快進到想要重新運行這些測試。使用 UVM，這通常涉及對測試工具的完全重寫。

這通常不像聽起來那么容易。考慮目標是模擬器的情況。您可能必須運行必要的總線周期才能訪問內存，并且必須在不干擾與該訪問無關的任何電路的情況下這樣做。其中一些對用戶來說可能并不明顯。Portable Stimulus 的目的就是解決這個問題。然而，1.0 版本未能解決這個問題，將其留給讀者作為練習。

雖然 PSS 基本上可以做 UVM 能夠做的所有事情，但 PSS 有一個額外的操作模式。它可以生成在設計中包含的處理器上運行的測試，從而從內到外對其進行驗證。如果您想在這些處理器上運行測試，您要么需要在處理器上運行某種形式的操作系統，這會為 RTL 測試產生非常大的竊聽，要么您必須將其視為裸機處理器。驗證團隊最不想做的事情就是花費大量時間編寫必要的軟件來完成這項工作。HSI 是這個問題的干凈解決方案。

HSI 提供了基本級別的類似 OS 的功能，允許將測試寫入標準化 API，同時隱藏執行這些測試的機制。無論您是通過 UVM 序列訪問塊寄存器，還是該寄存器包含在嵌入式處理器或最終芯片中，它都能使看起來像 UVM 寄存器的訪問相同。對于嵌入式處理器，它可以將寄存器內容傳輸到內存中可從外部訪問的位置或通過 UART 提供該數據。對于真正的硅片，可以通過掃描鏈訪問或修改寄存器。為每個目標執行此功能的機制與測試編寫者相同。大多數情況下，這將作為交付工具的一部分提供。

硬件軟件接口提供了基本級別的類似操作系統的功能，允許將測試寫入標準化 API，同時隱藏執行這些測試的機制。

當然，該工具可以走得更遠，就像一個成熟的操作系統，安排多個測試以及跨處理器線程的關鍵資源，以真正擰出一個 SoC。

雖然我不宜討論有關與 PSWG 提出的解決方案的任何細節，但此功能已在我們的舊工具中使用多年，我們的客戶完全了解此接口提供的功能。其他一些工具供應商也在他們的工具中運行了他們自己版本的此接口，但希望 Accellera 的努力將帶來這些接口的統一。

如前所述，UVM 的用戶將非常熟悉 RAL 的概念——這對于讓 DUT 和測試臺能夠就寄存器內的位的通用布局達成一致是必要的。硬件/軟件協同驗證解決方案的用戶也將熟悉定義內存映射的需要——同樣，這樣測試臺和設計可以保持同步。Test Suite Synthesis 知道內存的位置、對該內存的任何限制以及處理器和外圍設備如何訪問內存。例如，它是小端還是大端，或者是否存在與某些地址范圍相關的安全限制？

這是關于 PSWG 正在為 PSS 1.1 版本尋找的限制，并且不包含完整 HSI 所需的所有內容。但這是一個好的開始。真正了解問題空間并提供能夠實施完整系統級驗證方法的解決方案的工具提供商已經超越了這些基礎，提供了包含完整裸機層的 HSI。

Breker、Vayavya、Agnisys 等公司一直在開發這些解決方案，并且知道如何使測試變得可移植。這些解決方案提高了基于 PSS 的測試綜合的能力，并減少了用戶為獲得測試可移植性而付出的努力。雖然 PSS 降低了與每個供應商擁有自己的語言相關的風險，但它并沒有消除每個供應商在生成的測試質量和用戶生成這些測試所必須付出的努力方面的競爭能力。

審核編輯：劉清