色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AXI通道定義及AXI總線信號(hào)描述

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-08-04 10:49 ? 次閱讀

學(xué)習(xí)內(nèi)容

本文主要介紹了AXI通道以及在每個(gè)通道下信號(hào)的概述。

AXI通道定義

簡(jiǎn)單回顧前文提到的AXI的通道定義,AXI協(xié)議是基于突發(fā)的,并定義了以下獨(dú)立的傳輸通道:

? read address

? read data

? write address

? write data

? write response

每個(gè)獨(dú)立通道由一組信息信號(hào)、VALID信號(hào)和READY信號(hào)組成。用于提供雙向握手機(jī)制。VALID信號(hào):信息源端使用VALID信號(hào)來顯示何時(shí)是有效地址;數(shù)據(jù)或控制信息是否在通道上可用。READY信號(hào):目的端使用READY信號(hào)來顯示何時(shí)可以接受信息。LAST信號(hào):讀數(shù)據(jù)通道和寫數(shù)據(jù)通道都包括一個(gè)LAST信號(hào),以指示傳輸中的最后一個(gè)數(shù)據(jù)。

讀寫數(shù)據(jù)地址通道

讀寫通道都各自包含了他們各自的地址通道,地址通道攜帶了所有被需請(qǐng)求的的地址和相關(guān)的控制信息。

讀數(shù)據(jù)通道

讀數(shù)據(jù)通道把讀數(shù)據(jù)和讀響應(yīng)信息從slave傳送到master。其中包含下述信息:

數(shù)據(jù)總線,可以是8、16、32、64、128、256、512、1024位。

一個(gè)讀響應(yīng)信號(hào)用于表示讀操作完成狀態(tài)。

寫數(shù)據(jù)通道

寫數(shù)據(jù)通道將寫數(shù)據(jù)從master傳送到slave。其中包含下述信息:

數(shù)據(jù)總線,可以是8、16、32、64、128、256、512、1024位。

一個(gè)字節(jié)的通道頻閃信號(hào)(WSTRB)指示8個(gè)數(shù)據(jù)位,指示哪些數(shù)據(jù)字節(jié)是有效的。

寫數(shù)據(jù)通道信息總是被當(dāng)作緩沖處理,因此主機(jī)執(zhí)行寫操作時(shí),不需要從機(jī)確認(rèn)之前的寫操作。

寫響應(yīng)通道

寫響應(yīng)通道由從機(jī)發(fā)送給主機(jī),包含了寫響應(yīng)信號(hào),用于指示當(dāng)前寫操作是否完成。所有寫操作都需要在寫響應(yīng)通道上發(fā)送完成信號(hào)。

AXI總線信號(hào)描述

了解完通道的內(nèi)容,接著介紹具體的信號(hào)功能。本節(jié)介紹的是AXI4-Full的信號(hào)功能,后文將介紹AXI4-Lite接口,相對(duì)AXI4-Full,AXI4-Lite接口信號(hào)會(huì)少很多。

全局信號(hào)

ACLK :全局時(shí)鐘

ARESETn :復(fù)位信號(hào)低電平有效。

66d95652-138d-11ed-ba43-dac502259ad0.png

在AXI總線中所有的數(shù)據(jù)都是在全局時(shí)鐘的上升沿進(jìn)行采樣的。

寫地址通道信號(hào)

下面的表格列舉出寫地址通道的信號(hào),常用的信號(hào)將加粗標(biāo)注。

AWID Master 寫地址ID。這個(gè)信號(hào)是信號(hào)的寫地址組的識(shí)別標(biāo)簽。指定某些特殊傳輸任務(wù)的順序
AWADDR Master 寫地址。寫地址給出了寫突發(fā)傳輸下第一個(gè)數(shù)據(jù)的地址。
AWLEN Master 突發(fā)傳輸長(zhǎng)度。AWLEN給出了在一次突發(fā)傳輸中的確切數(shù)目長(zhǎng)度。在AXI3和AXI4定義不同
AWSIZE Master 突發(fā)傳輸?shù)拇笮 _@個(gè)信號(hào)指示了單次傳輸?shù)牡臄?shù)據(jù)大小。
AWBURST Master 突發(fā)傳輸?shù)念愋汀M话l(fā)類型和大小信息,確定如何計(jì)算突發(fā)內(nèi)每個(gè)傳輸?shù)牡刂贰?/td>
AWLOCK Master 鎖存的類型。提供關(guān)于轉(zhuǎn)移的附加信息。在AXI3和AXI4定義不同,區(qū)分正常傳輸(0)和獨(dú)有傳輸(1)
AWCACHE Master 內(nèi)存類型。這個(gè)信號(hào)指示操作如何在系統(tǒng)中進(jìn)行。總線中的存儲(chǔ)類型(0010:不緩存模式)
AWPROT Master 保護(hù)類型。這個(gè)信號(hào)表明操作的優(yōu)先級(jí)和安全級(jí)別,以及操作是數(shù)據(jù)訪問還是指令訪問。
AWQOS Master 服務(wù)質(zhì)量QoS。為每個(gè)寫操作發(fā)送的QoS標(biāo)識(shí)符。僅在AXI4中支持。
AWREGION Master 區(qū)域ID標(biāo)識(shí)符。允許一個(gè)slave上的單個(gè)物理接口用于多個(gè)邏輯接口。僅在AXI4中支持。
AWUSER Master 用戶信號(hào)。可選寫地址通道自定義信號(hào)。(完成用戶的自定義操作),僅在AXI4中支持。
AWVALID Master 寫地址有效。這個(gè)信號(hào)表明通道正在發(fā)送有效的寫地址和控制信息。
AWREADY Slave 寫地址準(zhǔn)備。這個(gè)信號(hào)表明從機(jī)準(zhǔn)備接受一個(gè)地址和相關(guān)的控制信號(hào)。
Signal Source Description

如何確定突發(fā)傳輸?shù)拇笮 ㈤L(zhǎng)度、類型?

下面給出一個(gè)例子:如下圖所指示:下圖是一個(gè)讀地址通道的操作,這里用方框框選的數(shù)據(jù)傳輸,是一次突發(fā)傳輸。對(duì)于該次突發(fā)傳輸:一共進(jìn)行了四次數(shù)據(jù)傳輸,所以突發(fā)的長(zhǎng)度就是4。然后針對(duì)一次數(shù)據(jù)傳輸,每次數(shù)據(jù)傳輸位寬,為突發(fā)傳輸?shù)拇笮 <僭O(shè)傳輸?shù)臄?shù)據(jù)是8位的,這里的突發(fā)長(zhǎng)度就是8。

66e96c9a-138d-11ed-ba43-dac502259ad0.png

對(duì)于突發(fā)傳輸?shù)拈L(zhǎng)度的不同,這里直接引用ARM的文檔內(nèi)容參考即可。

66fc116a-138d-11ed-ba43-dac502259ad0.png

對(duì)于突發(fā)的大小,這里定義了組寄存器來標(biāo)識(shí)傳輸?shù)臄?shù)據(jù)位寬:

67105512-138d-11ed-ba43-dac502259ad0.png

對(duì)于突發(fā)的類型,這里有三種突發(fā)類型分別如下:

FIXED(固定型):在一個(gè)固定的突發(fā)中,地址對(duì)于突發(fā)中的每一次傳輸都是相同的。這種突發(fā)類型用于重復(fù)訪問相同的位置,例如加載或清空FIFO。INCR(自增型):在遞增的突發(fā)中,突發(fā)中每個(gè)傳輸?shù)牡刂肥乔耙粋€(gè)傳輸?shù)牡刂返脑隽俊T隽恐等Q于傳輸?shù)拇笮 @纾谝粋€(gè)大小為4個(gè)bvtes的突發(fā)中,每個(gè)傳輸?shù)牡刂肥乔耙粋€(gè)地址的加4個(gè)。這種突發(fā)類型用于訪問順序存儲(chǔ)器。
WRAP(回環(huán)突發(fā)):回環(huán)突發(fā)類似于遞增突發(fā)。不同的是,如果達(dá)到了地址上限,地址將被重新裝一個(gè)較低的地址。這種突發(fā)類型用于高速緩存線訪問。使用回環(huán)突發(fā)必須遵守下列限制條件:

起始地址必須與每次傳輸?shù)拇笮∫恢?

突發(fā)的長(zhǎng)度必須是2、4、8或16。

回環(huán)突發(fā)要求:

突發(fā)使用的最低地址與要傳輸?shù)臄?shù)據(jù)的總大小對(duì)齊,即為((突發(fā)中每個(gè)傳輸?shù)拇笮?×(突發(fā)中傳輸?shù)臄?shù)量))。這個(gè)地址被定義為換行邊界。

在每次傳輸之后,地址以同樣的方式增加,就像增加帶寬一樣。但是,如果這個(gè)增加的地址是((wrap boundary) +(要傳輸?shù)臄?shù)據(jù)的總大小),那么地址就會(huì)繞到wrap boundary。

在突發(fā)中的第一次傳輸可以使用一個(gè)比繞包邊界更高的地址,這取決于適用于繞包突發(fā)的限制。這意味著對(duì)任何第一個(gè)地址高于邊界的操作,會(huì)自動(dòng)換行突發(fā)。

突發(fā)類型的寄存器的解碼表如下:

67220aa0-138d-11ed-ba43-dac502259ad0.png

寫數(shù)據(jù)通道信號(hào)

WID Master 寫ID。這個(gè)信號(hào)是寫數(shù)據(jù)傳輸?shù)腎D標(biāo)簽。僅在AXI3中支持
WDATA Master 寫入數(shù)據(jù)
WSTRB Master 寫頻閃信號(hào)。該信號(hào)指示哪些字節(jié)通道保存有效數(shù)據(jù)。寫數(shù)據(jù)總線的每8位有一個(gè)寫頻閃位。
WLAST Master LAST指示信號(hào)。這個(gè)信號(hào)指示寫操作中的最后一次傳輸。
WUSER Master 用戶信號(hào)。可選寫入數(shù)據(jù)通道的自定義信號(hào)。僅在AXI4中支持。
WVALID Master 寫有效。這個(gè)信號(hào)表明有效的寫數(shù)據(jù)和頻閃是可用的
WREADY Slave 寫準(zhǔn)備。這個(gè)信號(hào)表明從機(jī)可以接受寫數(shù)據(jù)。
Signal Source Description

寫響應(yīng)通道信號(hào)

BID Slave 寫ID。這個(gè)信號(hào)是寫數(shù)據(jù)傳輸?shù)腎D標(biāo)簽。僅在AXI3中支持
BRESP Slave 寫響應(yīng)。這個(gè)信號(hào)指示寫操作的狀態(tài)。
BUSER Slave 用戶信號(hào)。可選寫響應(yīng)通道中的自定義信號(hào)。僅在AXI4中支持。
BVALID Slave 寫響應(yīng)有效。該信號(hào)表明通道正在發(fā)出有效的寫響應(yīng)信號(hào)。
BREADY Master 寫響應(yīng)準(zhǔn)備。這個(gè)信號(hào)表明主機(jī)可以接受寫響應(yīng)。
Signal Source Description

對(duì)于寫響應(yīng)通道的BRESP信號(hào),具體響應(yīng)有下述四種類型:

OKAY:正常訪問成功。表示正常訪問成功。也可以指示獨(dú)占訪問失敗。

EXOKAY:獨(dú)占訪問。指示獨(dú)占訪問的讀或?qū)懖糠忠呀?jīng)成功。

SLVERR:從機(jī)錯(cuò)誤。當(dāng)訪問成功到達(dá)從機(jī)時(shí)使用,但是從機(jī)向主機(jī)返回一個(gè)錯(cuò)誤條件。

DECERR:解碼錯(cuò)誤。通常由互連組件生成,以指示在操作地址處沒有從從機(jī)響應(yīng)。

BRESP信號(hào)解碼表如下:

672d3ac4-138d-11ed-ba43-dac502259ad0.png

讀地址通道信號(hào)

ARID Master 讀地址ID。這個(gè)信號(hào)是信號(hào)讀地址組的識(shí)別標(biāo)簽。指定某些特殊傳輸任務(wù)的順序
ARADDR Master 讀地址。讀地址給出了讀突發(fā)傳輸下第一個(gè)數(shù)據(jù)的地址。
ARLEN Master 突發(fā)傳輸長(zhǎng)度。AWLEN給出了在一次突發(fā)傳輸中的確切數(shù)目長(zhǎng)度。在AXI3和AXI4定義不同
ARSIZE Master 突發(fā)傳輸?shù)拇笮 _@個(gè)信號(hào)指示了單次傳輸?shù)牡臄?shù)據(jù)大小。
ARBURST Master 突發(fā)傳輸?shù)念愋汀M话l(fā)類型和大小信息,確定如何計(jì)算突發(fā)內(nèi)每個(gè)傳輸?shù)牡刂贰?/td>
ARLOCK Master 鎖存的類型。提供關(guān)于轉(zhuǎn)移的附加信息。在AXI3和AXI4定義不同,區(qū)分正常傳輸(0)和獨(dú)有傳輸(1)
ARCACHE Master 內(nèi)存類型。這個(gè)信號(hào)指示操作如何在系統(tǒng)中進(jìn)行。總線中的存儲(chǔ)類型(0010:不緩存模式)
ARPROT Master 保護(hù)類型。這個(gè)信號(hào)表明操作的優(yōu)先級(jí)和安全級(jí)別,以及操作是數(shù)據(jù)訪問還是指令訪問。
ARQOS Master 服務(wù)質(zhì)量QoS。為每個(gè)讀操作發(fā)送的QoS標(biāo)識(shí)符。僅在AXI4中支持。
ARREGION Master 區(qū)域ID標(biāo)識(shí)符。允許一個(gè)slave上的單個(gè)物理接口用于多個(gè)邏輯接口。僅在AXI4中支持。
ARUSER Master 用戶信號(hào)。可選讀地址通道自定義信號(hào)。(完成用戶的自定義操作),僅在AXI4中支持。
ARVALID Master 讀地址有效。這個(gè)信號(hào)表明通道正在發(fā)送有效的讀地址和控制信息。
ARREADY Slave 讀地址準(zhǔn)備。這個(gè)信號(hào)表明從機(jī)準(zhǔn)備接受一個(gè)地址和相關(guān)的控制信號(hào)。
Signal Source Description

讀數(shù)據(jù)通道信號(hào)

RID Slave 讀ID標(biāo)簽。這個(gè)信號(hào)是識(shí)別標(biāo)簽的讀取數(shù)據(jù)信號(hào)的從機(jī)產(chǎn)生的
RDATA Slave 讀入數(shù)據(jù)
RRESP Slave 讀取響應(yīng)。這個(gè)信號(hào)指示讀傳輸?shù)臓顟B(tài)。。
RLAST Slave LAST指示信號(hào)。這個(gè)信號(hào)指示讀操作中的最后一次傳輸。
RUSER Slave 用戶信號(hào)。可選讀取數(shù)據(jù)通道中的用戶自定義信號(hào)。僅在AXI4中支持。
WVALID Slave 讀有效。該信號(hào)表明通道正在發(fā)送所需的讀取數(shù)據(jù)。
RREADY Master 讀準(zhǔn)備。該信號(hào)表明主機(jī)可以接受讀取數(shù)據(jù)和響應(yīng)信息
Signal Source Description

Reference

正點(diǎn)原子ZYNQ視頻教程

ARM官方文檔:IHI0022D

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2878

    瀏覽量

    88052
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    127

    瀏覽量

    16622

原文標(biāo)題:Reference

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Xilinx zynq AXI總線全面解讀

    AXI (Advanced eXtensible Interface) 本是由ARM公司提出的一種總線協(xié)議, Xilinx從 6 系列的 FPGA 開始對(duì) AXI 總線提供支持,目前使
    的頭像 發(fā)表于 12-04 12:22 ?7123次閱讀
     Xilinx zynq <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>全面解讀

    基于AXI總線的加法器模塊解決方案

    前面一節(jié)我們學(xué)會(huì)了創(chuàng)建基于AXI總線的IP,但是對(duì)于AXI協(xié)議各信號(hào)的時(shí)序還不太了解。這個(gè)實(shí)驗(yàn)就是通過SDK和Vivado聯(lián)合調(diào)試觀察AXI
    的頭像 發(fā)表于 12-23 15:32 ?2591次閱讀

    ARM+FPGA開發(fā):基于AXI總線的GPIO IP創(chuàng)建

    開發(fā)基于總線的系統(tǒng)。 使用的板子是zc702。 AXI總線初識(shí): AXI (Advanced eXtensible Interface),由ARM公司提出的一種
    的頭像 發(fā)表于 12-25 14:07 ?5670次閱讀
    ARM+FPGA開發(fā):基于<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>的GPIO IP創(chuàng)建

    ZYNQ & AXI總線 & PS與PL內(nèi)部通信(用戶自定義IP)

    , WDATA,WSTRB, WREADY信號(hào);(5)寫應(yīng)答通道,包含BVALID, BRESP, BREADY信號(hào);(6)系統(tǒng)通道,包含:ACLK,ARESETN
    發(fā)表于 01-08 15:44

    玩轉(zhuǎn)Zynq連載3——AXI總線協(xié)議介紹1

    獨(dú)立的數(shù)據(jù)產(chǎn)生。 1.2.2 接口和互聯(lián)一個(gè)典型的系統(tǒng)包含數(shù)個(gè)主機(jī)和從機(jī)設(shè)備,這些設(shè)備通過互聯(lián)總線的形式連接在一起,如圖所示。AXI協(xié)議提供單一接口定義的形式來描述這種互聯(lián): ●在主
    發(fā)表于 05-06 16:55

    AXI總線的相關(guān)資料下載

    AXI總線學(xué)習(xí)AXI協(xié)議的主要特征主要結(jié)構(gòu)通道定義讀寫地址通道讀數(shù)據(jù)
    發(fā)表于 02-09 07:17

    看看在SpinalHDL中AXI4總線互聯(lián)IP的設(shè)計(jì)

    。readDataReorderingDepth:讀亂序傳輸?shù)纳疃取?b class='flag-5'>AXI4總線定義為:AXI4總線定義
    發(fā)表于 08-02 14:28

    AMBA AXI總線學(xué)習(xí)筆記

    AMBA AXI 總線學(xué)習(xí)筆記,非常詳細(xì)的AXI總線操作說明
    發(fā)表于 11-11 16:49 ?11次下載

    AXI 總線和引腳的介紹

    1、AXI 總線通道總線和引腳的介紹 AXI接口具有五個(gè)獨(dú)立的通道: (1)寫地址
    發(fā)表于 01-05 08:13 ?1w次閱讀
    <b class='flag-5'>AXI</b> <b class='flag-5'>總線</b>和引腳的介紹

    你必須了解的AXI總線詳解

    DMA的總結(jié) ZYNQ中不同應(yīng)用的DMA 幾個(gè)常用的 AXI 接口 IP 的功能(上面已經(jīng)提到): AXI-DMA:實(shí)現(xiàn)從 PS 內(nèi)存到 PL 高速傳輸高速通道 AXI-HP----AXI
    的頭像 發(fā)表于 10-09 18:05 ?7460次閱讀
    你必須了解的<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>詳解

    ZYNQ中DMA與AXI4總線

    ZYNQ中DMA與AXI4總線 為什么在ZYNQ中DMA和AXI聯(lián)系這么密切?通過上面的介紹我們知道ZYNQ中基本是以AXI總線完成相關(guān)功能
    的頭像 發(fā)表于 11-02 11:27 ?4332次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI</b>4<b class='flag-5'>總線</b>

    淺談ZYNQ-AXI總線信號(hào)接口要求以及時(shí)序關(guān)系

    學(xué)習(xí)內(nèi)容 學(xué)習(xí)關(guān)于AXI總線信號(hào)接口的具體要求(包括不同通道之間的關(guān)系,握手機(jī)制說明等)和AXI4-Lite的相關(guān)信息,在文章后半部分對(duì)
    的頭像 發(fā)表于 06-01 10:57 ?2677次閱讀
    淺談ZYNQ-<b class='flag-5'>AXI</b><b class='flag-5'>總線</b>的<b class='flag-5'>信號(hào)</b>接口要求以及時(shí)序關(guān)系

    AXI總線學(xué)習(xí)(AXI3&4)

    AXI總線學(xué)習(xí)AXI協(xié)議的主要特征主要結(jié)構(gòu)通道定義讀寫地址通道讀數(shù)據(jù)
    發(fā)表于 12-05 16:21 ?5次下載
    <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>學(xué)習(xí)(<b class='flag-5'>AXI</b>3&4)

    AXI4協(xié)議五個(gè)不同通道的握手機(jī)制

    AXI4 協(xié)議定義了五個(gè)不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和
    的頭像 發(fā)表于 05-08 11:37 ?1218次閱讀
    <b class='flag-5'>AXI</b>4協(xié)議五個(gè)不同<b class='flag-5'>通道</b>的握手機(jī)制

    AXI總線工作流程

    在zynq開發(fā)過程中,AXI總線經(jīng)常遇到,每次看到AXI總線相關(guān)的信號(hào)時(shí)都一頭霧水,仔細(xì)研究一下,將信號(hào)
    的頭像 發(fā)表于 05-25 11:22 ?999次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>總線</b>工作流程
    主站蜘蛛池模板: 小黄飞二人转| 在线免费观看a视频| 色狠狠一区二区| 亚洲国产日韩欧美高清片a| 中文无码字慕在线观看| 色欲AV人妻精品麻豆AV| 久久综合丁香激情久久| 国产精品AV视频一二三区| 国产成人免费全部网站| 久久精品熟女亚洲AV国产| 黄网址在线观看| 欧美午夜福利主线路| 亚洲AV久久无码精品蜜桃| 亚洲欧美色综合影院| 白丝制服被啪到喷水很黄很暴力| 变态露出野外调教| 九九精品在线播放| 毛片免费播放| 香蕉97超级碰碰碰碰碰久| 99精品视频一区在线视频免费观看| 99久久亚洲精品日本无码| 精品久久久爽爽久久久AV| babesvideos性欧美| 国产看黄网站又黄又爽又色| 黄色xxxxxx| 日本亚洲中文字幕无码区| 与嫂子同居的日子在线观看| 国产精品A久久777777| 国产在线精品国自产拍影院午夜| 久久sese| 午夜视频在线网站| 伊人久久精品中文字幕| 国产91青青成人a在线| 狠狠色狠狠色综合曰曰| 色噜噜噜亚洲男人的天堂| 91麻豆精品国产一级| 果冻传媒完整免费网站在线观看| 毛片免费观看的视频| 亚洲视频精选| 国产乱人精品视频AV麻豆| 久久免费精品一区二区|