色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

芯片的設計流程

倩倩 ? 來源:IP與SoC設計 ? 作者:IP與SoC設計 ? 2022-08-12 14:57 ? 次閱讀

1. 緒論

經過了立項和規格和計劃的確認,此處我們開始講芯片設計。

這個內容就挺多了,也可能是大家最關心的一個部分,可能要分幾次講。在整個流程中處于這位置。

5dccc34a-19f6-11ed-ba43-dac502259ad0.png

此處由于我自己還是對數字芯片系統更了解,所以按數字的來。模擬芯片的設計流程后續有精力或者請個大佬補個概述。芯片的設計流程還是比較長的,我們先來個birdmap。這個圖很復雜,看不懂的名詞不要慌,我會一步一步講。

5dea5964-19f6-11ed-ba43-dac502259ad0.jpg

2. 算法設計

5e139c48-19f6-11ed-ba43-dac502259ad0.jpg

我們先來講第一部分,這個部分其實比較簡單。所以就在此處講講,后續不再單獨開章節來講這個東西。芯片最終還是算法的一種加速。如果一個東西你用C++都實現不了,芯片怎么可能實現。第一步就是算法。

算法實現其實有兩個步驟的。為什么有兩個步驟呢,這就涉及到浮點和定點的區別。浮點精讀高,但是硬件實現代價大,定點成本低,硬件實現代價小。一般先設計浮點算法,然后再犧牲一點精度,搞成定點算法。

浮點算法設計浮點算法偏重于功能,由于浮點精度高,最原始的功能一般會用浮點實現。比如你要整一個AI芯片,你首先得用pytorch或者tensorflow訓練出一個浮點網絡,看看效果是不是還行,能不能實現網絡正常的功能。算法鏈路先測試好了后續才能用芯片加速。浮點算法一般由純軟件工程師設計的。他們并不需要知道硬件實現,只需要對功能的正確性負責即可。

定點算法設計定點算法就是找個位置,把浮點中的指數為給歸一了。精度是肯定會損失的,但是換來了硬件設計的簡單。這個也容易理解,用芯片算一個3.5+0.025和用芯片算一個3500+25復雜程度完全不一樣啊。為了平衡精度和定點位寬,此處定點化可以有各種門道,比如采用批處理的定點化,一部分數據采用一個定點位置,另一部分數據采用另一個定點位置等等。總之就是,這一步實現的是如何用最小的定點位寬,在精度可接受的前提下實現浮點的算法。

3. 前端設計

和其他一些復雜的東西類似,比如編譯器,網站等等類似,芯片設計也有前端和后端之分,前端到網表,后端到版圖。

5e27eb26-19f6-11ed-ba43-dac502259ad0.jpg

前端主要包含4個步驟:文檔設計、編碼、驗證、前端實現。主要就是從設計需求到網表的一個流程。

4. 后端設計

這個步驟,主要是把網表整成我們最后的版圖。可以直接丟給代工廠生產了。

5e495fea-19f6-11ed-ba43-dac502259ad0.jpg

一共7個步驟。此處給個概述,后面專門寫文章介紹。

準備:這一個步驟中準備主要是準備一些庫文件,前端準備好的網表,劃分好harden, 然后穿線。

設計規劃:設計規劃主要是擺放一些大件,比如memory硬核,IO PAD, 電源網絡等等,方便下一個步驟擺放小單元。

布局:這個步驟就把具體的單元擺放到版圖上。

綜合時鐘:把時鐘網絡擺放好,保證到各個地方的長度都差不多。

布線:真正把線聯通。此處會通過STA,不斷調整布局以及routing。

ECO:版圖搞定后,需要工程師手動修一些東西。

芯片收尾:加入dummy, filler cells等等,讓密度滿足光刻需求。

最后驗證:交芯片前,最后再驗證一把。主要包含了后仿,形式驗證,物理驗證。

這7個步驟完成以后,就可以交版圖給代工廠了,接下來就是等芯片回片。

最后的輸出大概這設個樣子的。

5e597b50-19f6-11ed-ba43-dac502259ad0.jpg

5. 總結

本篇內容是芯片設計的提綱。這個階段的輸入是設計需求,輸出是芯片版圖。設計主要涉及到3方面的內容,算法設計,芯片前端設計,芯片后端設計。一整個流程很長,至此芯片的設計過程就結束了,下一個過程就是制造!

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    456

    文章

    50892

    瀏覽量

    424339
  • 算法
    +關注

    關注

    23

    文章

    4615

    瀏覽量

    93000
  • 數字芯片
    +關注

    關注

    1

    文章

    110

    瀏覽量

    18416

原文標題:一顆芯片的前世今生:設計(流程概述)

文章出處:【微信號:IP與SoC設計,微信公眾號:IP與SoC設計】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    芯片封測架構和芯片封測流程

    在此輸入導芯片封測芯片封測是一個復雜且精細的過程,它涉及多個步驟和環節,以確保芯片的質量和性能。本文對芯片封測架構和芯片封測流程進行概述。
    的頭像 發表于 12-31 09:15 ?231次閱讀
    <b class='flag-5'>芯片</b>封測架構和<b class='flag-5'>芯片封測流程</b>

    【「從算法到電路—數字芯片算法的電路實現」閱讀體驗】+閱讀第一章部分筆記

    ,也重新點亮了希望,從芯出發!從第一章中記錄一些關鍵詞,以備后續學習中查看。1.1芯片研發的流程芯片生產分為設計和制造兩個環節;硅片上形成的電路,稱為Die;帶有封裝的Die才稱為芯片
    發表于 12-02 21:41

    GDS文件在芯片制造流程中的應用

    本文詳細介紹了集成電路設計和制造中所使用的GDS文件的定義、功能和組成部分,并介紹了GDS文件的創建流程、優缺點以及應用前景。 GDS文件在集成電路設計和制造中扮演著至關重要的角色,它連接了設計與制造,將設計師的構想精確地轉化為實際的芯片結構。
    的頭像 發表于 11-24 09:59 ?433次閱讀

    數字設計ic芯片流程

    主要介紹芯片的設計流程 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? &
    發表于 11-20 15:57 ?0次下載

    淺談芯片制造的完整流程

    在科技日新月異的今天,芯片作為信息技術的核心部件,其制作工藝的復雜性和精密性令人嘆為觀止。從一粒普通的沙子到一顆蘊含無數晶體管的高科技芯片,這一過程不僅凝聚了人類智慧的結晶,也展現了現代半導體工業的極致工藝。本文將講述芯片制造的
    的頭像 發表于 10-28 14:30 ?661次閱讀
    淺談<b class='flag-5'>芯片</b>制造的完整<b class='flag-5'>流程</b>

    PCIe光傳輸的優勢與挑戰

    PCIe向光傳輸接口的轉變,預示著低延遲傳輸將取得新的突破。作為PCI標準組織(PCI-SIG)的關鍵成員,新思科技不僅深度參與其中,并積極協助制定新的標準。外設組件高速互連(PCIe)標準正在經歷變革,這將對芯片設計流程產生深遠影響。
    的頭像 發表于 08-12 10:37 ?693次閱讀
    PCIe光傳輸的優勢與挑戰

    新思科技7月份行業事件

    新思科技宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新思科技IP。此外,新思科技3DSO.ai與新思科技3DIC
    的頭像 發表于 08-12 09:50 ?603次閱讀

    芯片底部填充工藝流程有哪些?

    芯片底部填充工藝流程有哪些?底部填充工藝(Underfill)是一種在電子封裝過程中廣泛使用的技術,主要用于增強倒裝芯片(FlipChip)、球柵陣列(BGA)、芯片級封裝(CSP)等
    的頭像 發表于 08-09 08:36 ?1752次閱讀
    <b class='flag-5'>芯片</b>底部填充工藝<b class='flag-5'>流程</b>有哪些?

    新思科技攜手英特爾推出可量產Multi-Die芯片設計解決方案

    新思科技(Synopsys)近日宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新思科技IP。該經過優化的參考
    的頭像 發表于 07-16 09:42 ?584次閱讀

    新思科技引領EMIB封裝技術革新,推出量產級多裸晶芯片設計參考流程

    ,即面向英特爾代工服務中的EMIB(嵌入式多芯片互連橋接)先進封裝技術,成功推出了可量產的多裸晶芯片設計參考流程。這一里程碑式的成果,不僅彰顯了新思科技在半導體設計領域的深厚底蘊,更為整個行業帶來了前所未有的設計靈活性和生產效率
    的頭像 發表于 07-11 09:47 ?503次閱讀

    新思科技面向英特爾代工推出可量產的多裸晶芯片設計參考流程,加速芯片創新

    3DIC Compiler協同設計與分析解決方案結合新思科技IP,加速英特爾代工EMIB技術的異構集成 摘要: 新思科技人工智能(AI)驅動型多裸晶芯片(Multi-die)設計參考流程已擴展至
    發表于 07-09 13:42 ?792次閱讀

    新思科技面向臺積公司先進工藝加速下一代芯片創新

    ?新思科技攜手臺積公司共同開發人工智能驅動的芯片設計流程以優化并提高生產力,推動光子集成電路領域的發展,并針對臺積公司的2納米工藝開發廣泛的IP組合 ? 摘要: 由Synopsys.ai? EDA
    發表于 05-11 11:03 ?441次閱讀
    新思科技面向臺積公司先進工藝加速下一代<b class='flag-5'>芯片</b>創新

    芯片設計流程及各步驟使用工具簡介

    DFT Design For Test,可測性設計。芯片內部往往都自帶測試電路,DFT的目的就是在設計的時候就考慮將來的測試。DFT的常見方法就是,在設計中插入掃描鏈,將非掃描單元(如寄存器)變為掃描單元。
    發表于 04-30 14:37 ?1076次閱讀
    <b class='flag-5'>芯片</b>設計<b class='flag-5'>流程</b>及各步驟使用工具簡介

    一顆芯片的典型設計流程

    芯片設計流程的第一步是定義芯片的要求和規格。這包括定義您的產品將做什么、如何使用以及您需要滿足哪些性能指標。一旦定義了這些要求,就可以將它們用作設計架構和布局的輸入。
    的頭像 發表于 04-09 11:24 ?987次閱讀

    芯片制造流程及產生的相關缺陷和芯片缺陷檢測任務分析

    芯片生產制造過程中,各工藝流程環環相扣,技術復雜,材料、環境、工藝參數等因素的微變常導致芯片產生缺陷,影響產品良率。
    的頭像 發表于 02-23 10:38 ?2128次閱讀
    <b class='flag-5'>芯片</b>制造<b class='flag-5'>流程</b>及產生的相關缺陷和<b class='flag-5'>芯片</b>缺陷檢測任務分析
    主站蜘蛛池模板: 国产精品一区二区AV97| 99久久精品免费国产一区二区三区 | 国产区在线不卡视频观看| 男人吃奶摸下挵进去啪啪| 又黄又湿免费高清视频| 精品欧美一区二区三区久久久| 色欲人妻无码AV专区| 公粗挺进了我的密道在线播放贝壳| 日本精品久久久久中文字幕| georgielyall装修工| 欧美一级久久久久久久久大| 99热久久久无码国产精品性麻豆| 免费无遮挡又黄又爽网站| 97精品国产自产在线观看永久 | 国产午夜一级淫片| 亚洲国产精品嫩草影院| 国产伦精品一区二区三区| 兔费看少妇性L交大片免费| 国产精品久久一区二区三区蜜桃| 无码成人AAAAA毛片含羞草| 国产亚洲精品欧洲在线视频| 亚洲日本激情| 理论片午午伦夜理片久久| 99久久亚洲综合精品| 日本美国群交P片内射捆绑| 国产精品99久久久精品无码| 亚洲高清无在码在线电影| 精油按摩日本| 91精品国产色综合久久不| 欧美性appstin孕妇| 高清bblxx手机在线观看| 亚洲 欧美 国产在线视频| 久久精品热99看| av网站视频在线观看| 四虎影视库永久免费| 含羞草在线免费观看| 中文字幕亚洲欧美日韩2o19| 欧美性视频xxxxhd| 国产久久精品热99看| 中文有码中文字幕免费视频| 人妻满熟妇AV无码区国产|