之前，和EE的小伙伴交流，談到高速信號(hào)。他說：你們SI只要看看那些頻率大于100MHz的信號(hào)，什么USB、PCIe就行了，其他的就不用關(guān)心了。那些時(shí)鐘Buffer出的100M，那些UART，SPI等低速信號(hào)我們就看看線長(zhǎng)，隨意管控就行了。

查了查，整理一下市面上對(duì)高速信號(hào)的相關(guān)定義：

1.頻率大于100MHz的信號(hào)；

2.上升沿（或下降沿）小于100ps的信號(hào)；

3.上升時(shí)間小于5倍的信號(hào)傳輸延時(shí)。

想一想：時(shí)鐘Buffer出的100M，算不算高速信號(hào)？

從理論上來說，這個(gè)信號(hào)是不是高速信號(hào)，就是判斷這個(gè)信號(hào)是否在傳輸過程中有SI 的問題，需不需要管控？

關(guān)于高速信號(hào)定義的第一點(diǎn)。頻率大于多少就定性為是否是高速信號(hào)，那就是高頻和高速的區(qū)別。高頻是否就是高速？

話不多說，直接上圖：

同樣是1GHz的信號(hào)，信號(hào)的邊沿越陡峭，高頻分量就越多，就需要管控其信號(hào)完整性。同樣，信號(hào)的邊沿不陡峭，就不需要管控了，所以頻率大于多少的信號(hào)，是否是高速信號(hào)，要看情況。不能簡(jiǎn)單地認(rèn)為高頻就是高速，不能把高頻和高速混為一談。

接下來講高速信號(hào)定義的兩點(diǎn)，都是關(guān)于上升時(shí)間有關(guān)。實(shí)際上，SI 的大多數(shù)問題也都是和信號(hào)的上升時(shí)間（RT）有關(guān)。

上升時(shí)間：低電平到高電平，電壓幅值從10%~90%的時(shí)間。也有一種說法：20%~80%。我們這里選擇10%~90%。

當(dāng)傳輸線時(shí)延大于信號(hào)上升邊20%，會(huì)有信號(hào)完整性問題，振鈴噪聲可能影響電路功能，需要加以管控。反推出，傳輸時(shí)延和信號(hào)上升時(shí)間的關(guān)系：

注：5倍只是一個(gè)理論預(yù)估值，不是絕對(duì)值

接下來，我們舉例子來說明一下 ：

100 M時(shí)鐘的線長(zhǎng)，方便計(jì)算，我們這里取10000 mil。考慮建模搭建的是微帶線，信號(hào)傳輸時(shí)延取值約為170 ps/in ，時(shí)延時(shí)間為170 * 10 =1700 ps =1.7 ns。推算出五倍時(shí)延為1.7 * 5 =8.5 ns。

微處理的產(chǎn)品，典型的上升邊一般是周期的10%，當(dāng)然也有的是5%，我們這里取10%，得出100 M時(shí)鐘信號(hào)的上升邊約為1 ns。

8.5 ns 大于信號(hào)上升時(shí)間1 ns。也就是說，從理論上來看，需要對(duì)信號(hào)進(jìn)行管控。對(duì)比傳輸線長(zhǎng)為100 mil時(shí)候，時(shí)延只有17 ps ，不會(huì)對(duì)信號(hào)產(chǎn)生影響，則不需要管控。

用仿真軟件搭建相關(guān)電路：

第一種情況

仿真出相應(yīng)節(jié)點(diǎn)的波形：

當(dāng)信號(hào)線長(zhǎng)為10000 mil時(shí)，振鈴現(xiàn)象很嚴(yán)重，阻抗突變帶來很明顯的影響。而信號(hào)線長(zhǎng)為100 mil時(shí)，阻抗突變帶來的變化對(duì)信號(hào)根本沒有任何影響。

第二種情況

將信號(hào)的上升時(shí)間調(diào)整為10 ns，10 ns大于 8.5 ns，理論來看，阻抗突變對(duì)信號(hào)的影響有限。來看一看仿真的結(jié)果：

隨著上升時(shí)間變大，阻抗突變對(duì)信號(hào)的影響可以忽略。

當(dāng)高速信號(hào)需要管控的時(shí)候，考慮到阻抗不匹配反射對(duì)信號(hào)質(zhì)量的影響，針對(duì)本例來看，需要對(duì)鏈路中的過孔和SMT連接器進(jìn)行阻抗優(yōu)化處理，來減少阻抗突變對(duì)信號(hào)質(zhì)量的影響。

優(yōu)化方式見下圖：

審核編輯：劉清