集成電路(integrated circuit)是一種微型電子器件或部件。采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功能的微型結構;其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。它在電路中用字母“IC”表示。

集成電路設計的流程一般先要進行軟硬件劃分，將設計基本分為兩部分：芯片硬件設計和軟件協同設計。

芯片硬件設計包括：

1.功能設計階段。

設計人員產品的應用場合，設定一些諸如功能、操作速度、接口規格、環境溫度及消耗功率等規格，以做為將來電路設計時的依據。更可進一步規劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于 SOC 內，哪些功能可以設計在電路板上。

2.設計描述和行為級驗證

功能設計完成后，可以依據功能將 SOC 劃分為若干功能模塊，并決定實現這些功能將要使用的 IP 核。此階段間接影響了 SOC 內部的架構及各模塊間互動的訊號，及未來產品的可靠性。

決定模塊之后，可以用 VHDL 或 Verilog 等硬件描述語言實現各模塊的設計。接著，利用 VHDL 或 Verilog 的電路仿真器，對設計進行功能驗證(functionsimulation，或行為驗證 behavioral simulation)。

3.邏輯綜合

確定設計描述正確后，可以使用邏輯綜合工具(synthesizer)進行綜合。綜合過程中，需要選擇適當的邏輯器件庫(logic cell library)，作為合成邏輯電路時的參考依據。

硬件語言設計描述文件的編寫風格是決定綜合工具執行效率的一個重要因素。事實上，綜合工具支持的 HDL 語法均是有限的，一些過于抽象的語法只適于作為系統評估時的仿真模型，而不能被綜合工具接受。邏輯綜合得到門級網表。

4.門級驗證(Gate-Level Netlist Verification)

門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認經綜合后的電路是否符合功能需求，該工作一般利用門電路級驗證工具完成。注意，此階段仿真需要考慮門電路的延遲。

5.布局和布線

布局指將設計好的功能模塊合理地安排在芯片上，規劃好它們的位置。布線則指完成各模塊之間互連的連線。注意，各模塊之間的連線通常比較長，因此，產生的延遲會嚴重影響 SOC 的性能，尤其在 0.25 微米制程以上，這種現象更為顯著。

軟件協同設計包括：

1. 電路設計 依據電路功能完成電路的設計。

2. 前仿真 電路功能的仿真，包括功耗，電流，電壓，溫度，壓擺幅，輸入輸出特性等參數的仿真。

3. 版圖設計(Layout) 依據所設計的電路畫版圖。一般使用 Cadence 軟件。

4. 后仿真 對所畫的版圖進行仿真，并與前仿真比較，若達不到要求需修改或重新設計版圖。

5. 后續處理 將版圖文件生成 GDSII 文件交予 Foundry 流片。

審核編輯：湯梓紅