隨著Codasip Studio 9.2.0版本的發布，Codasip Studio新版本通過擴展和優化等系列新功能賦能處理器設計自動化。

Codasip Studio 9.2.0支持的新功能包括：

宏處理器

CodAL數組（array）

uRISC-V 2.0

模塊中的流水線定義

模擬器保存狀態和恢復狀態

支持RHEL8（紅帽企業Linux）

支持蘋果MacOS

首先讓我們來看一下CodAL功能中的宏處理器、uRISC-V 2.0和數組。

支持宏處理器以簡化CodAL開發

Codasip Studio 9.2.0版包括一個宏處理器，這是一個強大的文本處理器，通過使用一組結構體來生成代碼，簡化了CodAL模型的編寫。與C/C++預處理器相比，它支持的主要功能包括帶參數的可調用宏、loops和復雜表達式等。

宏處理器簡化了開發人員的工作，因為它避免了重復的工作和調用可能產生不必要開銷的函數。下面的例子顯示了宏處理器的用法之一。

宏處理器的使用實例

同時值得一提的是宏處理器也可以與其它語言和工具一起使用。

在CodAL中應對多線程應用程序的數組支持

Codasip Studio 9.2.0支持多線程內核寄存器和寄存器文件的數組。這些數組以每個線程為單位保存信息。數組大小與線程的數量相匹配，每個線程只包括其各自在數組中的索引，可供使用。

Codasip Studio 9.2.0版本同時也支持信號數組（多維數組除外）。只要數據類型一對一匹配，就可以支持數組到數組的賦值，即使資源類型不同。支持諸如將一個寄存器數組分配給相同數據類型的信號數組。

數組可以動態地進行索引。在loop中語義被擴展，所以它們可以與數組一起使用。

以下示例顯示了架構資源的數組語法：

register bit[32] r_foo [32];

register_file bit[32] rf_foo [FOO_SIZE];

register bit[1] s_foo [ONE + TWO];

CodAL中的數組示例

uRISC-V 2.0實驗支持

眾所周知Codasip Studio 9.0版本首次支持用于5級流水線應用的uRISC-V處理器。uRISC-V是一個教程，允許用戶在一個實時RISC-V實現上進行檢查和學習。在Codasip Studio 9.2.0中，這個教程變成了uRISC-V 2.0，現在也可用于3級流水線應用。

這個功能擴展了Codasip Studio中用于科研目的或熟悉RISC-V架構的可能性。它包括嘗試修改處理器，添加自定義指令擴展，以及在一個模型中優化性能，該模型的設計方法與Codasip RISC-V商業IP核相同。而該實現是一個簡單的32位或64位3級流水線處理器，支持RISC-V I（基本整數）、M（整數乘除的標準擴展）、Zicsr（控制和狀態寄存器指令）和Zifencei（柵欄指令）擴展，以及基于RISC-V標準的片上調試器。

Codasip Studio 9.2.0中的uRISC-V 2.0（Linux操作系統）