cut point就是在模型中指定一個(gè)位置,將這個(gè)cutpoint的值設(shè)為隨機(jī)值,去除這個(gè)點(diǎn)前后邏輯的關(guān)聯(lián)性。 需要確認(rèn)這個(gè)cut point的設(shè)定不會(huì)影響所需要證明的assert,如果影響了可以根據(jù)fail反例定位。 其實(shí),這也類似于一個(gè)黑盒,只不過(guò)blackbox針對(duì)的是一個(gè)模塊,將該模塊所有的輸出都設(shè)定為隨機(jī)值,而cut point只是將特定的點(diǎn)(信號(hào))設(shè)置為隨機(jī)值。 一句話概括:
cutpoint就是更細(xì)粒度的黑盒化。
前面我們提到的FEV等價(jià)性驗(yàn)證中的每一個(gè)map點(diǎn)都是一個(gè)cut point。所以內(nèi)部能夠map上的點(diǎn)越多,F(xiàn)EV等價(jià)性證明的效率越高。 像黑盒化一樣,cutpoint也是一個(gè)安全的復(fù)雜度優(yōu)化手段,可能會(huì)導(dǎo)致假fail,但絕不會(huì)引入假pass。因?yàn)槭褂胏ut point后證明的空間比原來(lái)更大了,并且降低了被證明邏輯的復(fù)雜度。
在combinational FEV中,所有寄存器的狀態(tài)都是一個(gè)cut point。在sequential FEV中,默認(rèn)只會(huì)比較輸出的一致性,如果添加內(nèi)部某些寄存器狀態(tài)作為map點(diǎn),可以優(yōu)化FEV的執(zhí)行效率。
審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
原文標(biāo)題:FPV復(fù)雜度優(yōu)化之cut point
文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
相關(guān)推薦
對(duì)程序進(jìn)行優(yōu)化,通常是指優(yōu)化程序代碼或程序執(zhí)行速度。優(yōu)化代碼和優(yōu)化速度實(shí)際上是一個(gè)予盾的統(tǒng)一。一般是優(yōu)化
發(fā)表于 07-25 11:36
?1003次閱讀
優(yōu)化效率UGUG編程
電子學(xué)習(xí)
發(fā)布于 :2022年11月18日 15:23:12
mathscript 的執(zhí)行效率是不是很低???感覺(jué)代碼一多就非??ǎ瞄L(zhǎng)時(shí)間都沒(méi)有結(jié)果
發(fā)表于 05-20 12:22
導(dǎo)讀:日前,TDK公司宣布推出新一代PCB基板式開關(guān)電源--CUT75系列產(chǎn)品。CUT75系列新品是伴隨著市場(chǎng)對(duì)更輕薄、更高效率,更高性價(jià)比的三路輸出開關(guān)電源的需求而問(wèn)世,為客戶系統(tǒng)的小型化
發(fā)表于 09-27 15:24
如題:AD中怎么畫V-cut,V-cut尺寸怎么計(jì)算
發(fā)表于 03-08 07:35
buffer+10的數(shù)據(jù)被修改。而在point2.s中,貌似又針對(duì)流水線進(jìn)行了優(yōu)化,程序執(zhí)行順序會(huì)有所變化,在對(duì)buffer部分位置賦初值的順序是在str r3, [sp, #7]之后,所以
發(fā)表于 06-16 14:38
CUT 是什么意思?我想是一個(gè) CPU 識(shí)別標(biāo)簽,但我不確定。我使用 SPC5 studio V.6.0 開發(fā)一個(gè)項(xiàng)目,但我不明白我的項(xiàng)目中必須包含 spc574k_cut
發(fā)表于 01-13 07:44
什么是“Cut2.1”與“Cut2.0”,你怎么知道你得到了什么?
發(fā)表于 02-03 09:46
如何提高IIS 5服務(wù)器執(zhí)行效率
以下是提高IIS 5.0網(wǎng)站如何提高IIS 5服務(wù)器執(zhí)行效率伺服器的執(zhí)行
發(fā)表于 02-01 11:52
?296次閱讀
東芝光耦:4pin MFSOP(cut)封裝Specification of 4pin MFSOP(cut) package
發(fā)表于 03-16 15:32
?1942次閱讀
有限的數(shù)據(jù)動(dòng)態(tài)范圍,需要深入的分析來(lái)決定整個(gè)設(shè)計(jì)中間數(shù)據(jù)位寬變化的pattern,為了達(dá)到優(yōu)化的QoR,并且要引入很多不同類型的Fixed-Point中間變量。
發(fā)表于 11-22 15:20
?1546次閱讀
V-Cut雖然可以方便我們輕易的將板子分開并去掉板邊,但V-Cut也有設(shè)計(jì)及使用上的限制。
發(fā)表于 11-06 10:31
?1.4w次閱讀
首先什么是執(zhí)行效率。我們平常所說(shuō)的執(zhí)行效率就是使用相同的算法在相同輸入條件下完成相同計(jì)算所產(chǎn)生的系統(tǒng)開銷,目前來(lái)說(shuō)一般會(huì)更多關(guān)注執(zhí)行時(shí)間方面
發(fā)表于 02-11 15:42
?6次下載
我們可以通過(guò)降低約束的復(fù)雜度來(lái)優(yōu)化Formal的執(zhí)行效率,但是這個(gè)主要是通過(guò)減少Formal驗(yàn)證空間來(lái)實(shí)現(xiàn)的,很容易出現(xiàn)過(guò)約,導(dǎo)致bug遺漏。
發(fā)表于 02-15 15:14
?881次閱讀
英特爾實(shí)驗(yàn)室神經(jīng)形態(tài)運(yùn)算總監(jiān)Mike Davies指出,“當(dāng)前AI模型訓(xùn)練及部署成本增長(zhǎng)迅速,行業(yè)亟需創(chuàng)新方法。因此,英特爾實(shí)驗(yàn)室研發(fā)了Hala Point,融合深度學(xué)習(xí)效率、類人腦持續(xù)學(xué)習(xí)和優(yōu)化功能。
發(fā)表于 04-23 10:00
?471次閱讀
評(píng)論