眼圖醫生(Eye Doctor)是力科于2006年推出的用于高速串行數字電路設計的強大工具，包括了虛擬探測(virtual probing)與接收端均衡(receiver equalization)兩部分，主要用于通訊背板設計、高速串行信號一致性測試、高速SERDES芯片均衡器的優化與設計等等。在2009年2月，力科發布了新一代的眼圖醫生II，提供了更強大的分析能力與良好人機界面，可以大大加快當前流行的高速數字電路的開發速度，縮短測試與驗證時間。接下來逐一介紹最新的眼圖醫生的功能與應用。

串行數字電路可以分為發送端(TX)、信道(CHANNEL)、接收端(RX)三部分，如下圖一所示。眼圖醫生可以對串行數字鏈路中三個部分進行分析：

1. 發送端的預加重/去加重分析：針對某一信道計算出最佳的預加重/去加重參數。

2. 信道仿真：直接測試TX輸出的波形，輸入信道的S參數模型后，準確計算出RX端的波形。

3. 接收端的均衡器設計：對于高于5Gbps的信號，通常在RX端測試時，眼圖已閉合，眼圖醫生可以仿真均衡器，計算出均衡后的信號波形與眼圖。

圖一：高速串行鏈路示意圖

什么是信道?

在通信理論中通常用“信道”來描述連接TX與RX的物理媒質，在某些SI(信號完整性)文獻中，又稱為互連。信道包括了我們常見的：印刷電路板(PCB)上的微帶線、帶狀線、過孔、連接器、集成電路的封裝、光纖、電纜等等。如下圖二所示為背板的示意圖。通常，信道有一個共同的特點：隨著頻率的升高，損耗越來越大;信道的物理傳輸距離越長，損耗越大。

圖二：背板的互連示意圖

接下來為某背板的測試案例。其TX為某2.5Gbps的高速芯片，信道由兩塊線卡與背板組成，其PCB上傳輸線的有10英寸長、20英寸長、30英寸長、40英寸長四組，在接收端測量眼圖(如圖三所示)，使用游標測量眼高(眼圖的張開程度)，分別為592mV、457mV、295mV、164mV。可見，隨著PCB上傳輸線的長度的增加，信道的損耗越來越大，RX端測量到的眼圖的眼高越來越小。

圖三：不同背板走線長度的接收端眼圖測試結果對比

什么是信道仿真?

信道仿真是用力科示波器測量TX發送的波形，然后在眼圖醫生中導入信道的S參數模型文件，計算出通過信道后RX端的信號波形、眼圖與抖動。力科信道仿真的處理速度非?？?、精度足夠高。

下圖中TX為某3.125Gbps信號，通過同軸電纜連接到示波器的兩個通道，即示波器直接在TX端測量，然后使用某20GHz帶寬的矢量網絡分析儀(Vector Network Analyzer，簡稱VNA)測量兩塊走線長度不一樣的DEMO板的S參數，在力科的眼圖醫生中調用S參數來仿真該信道。計算出RX端的波形與眼圖，眼圖如下圖四所示，左邊是某廠商的20英寸長DEMO板接收端的眼圖，右邊為另一廠商的24英寸線長DEMO板計算出的RX的眼圖。兩者的眼高分別為168mV與108mV。

使用信道仿真，無須連接TX、信道、RX后在RX端實測，只要擁有信道的S參數模型，示波器直接在TX端測量，就可以仿真出通過不同信道后RX端的波形、眼圖與抖動。這樣，就可以快速驗證某高速SERDES芯片驅動不同長度傳輸線時接收端的性能，在高速背板的預研與設計中非常有用。

圖四：某3.125Gbps信號的接收端眼圖測試結果對比

怎樣得到信道的S參數文件?

在信道仿真中，信道的S參數模型的精確性決定了RX端計算結果的精確性，所以獲得足夠精確的信道的S參數模型非常重要。在信號完整性(簡稱SI)領域，通常有兩種方法獲取信道的S參數模型。

1. 使用VNA或者TDR直接測量信道的S參數;

2. 使用HFSS、SIwave、Sigrity等EDA建模軟件提取信道的S參數;

前者基于實際信道的測量，精度高，不過信道上的端口必需留有SMA射頻頭，VNA或TDR通過SMA接頭的同軸電纜連接到待測試信道;后者通?；谶B接器的三維結構、PCB的壓板結構(stackup)、介質特性、傳輸線的幾何特性，使用計算電磁學的一些算法提取出信道的S參數模型。

圖五：夾具去嵌前后眼圖對比

力科的信道仿真可以調入擴展名為*.sNp(N為端口數)的S參數文件，通常*.sNp文件稱為touchstone文件，測試儀器和EDA軟件都可以輸出這個格式的S參數文件。關于S參數的相關理論，可參考一些射頻理論書籍。

什么是夾具去嵌?

在測量當前流行的很多串行信號(比如PCIe、SATA、SAS、FBDIMM)時，通常需要專門的測試夾具，夾具上把PCB的傳輸線轉換為SMA射頻連接頭，待測試信號連接到夾具上，夾具通過同軸電纜連接到示波器，如下圖五所示，示波器作為接收端進行測量。由于夾具上的連接器、金手指、過孔、微帶線、帶狀線等會使信號發生衰減、色散或者反射，導致示波器測量到的信號有所惡化。使用夾具去嵌功能，只需輸入夾具的S參數模型文件，即可計算出沒有夾具時測量到的信號的波形與眼圖。如圖五所示，上半部分是信號去嵌前測量到的眼圖，下半部分是信號去嵌后測量到的眼圖，相比前者，后者的上升下降沿更陡峭，眼輪廓清晰，眼張得更開。從這個比較圖中可以看到力科的去嵌技術可以消除夾具的負面作用。

信道仿真的常見問題

問題1：力科的信道仿真與EDA軟件仿真有什么區別?

和力科的眼圖醫生一樣，EDA軟件同樣可以做信道仿真、均衡器仿真。兩種最主要的區別在于：

1. 力科的信道仿真和均衡器仿真速度非常快，在幾秒鐘內就可以計算出幾百微秒長的波形，幾乎可以做到實時測量，實時計算出結果;而EDA軟件的計算速度較慢，計算幾百納秒長的波形通常需要幾十分鐘。兩種方法的速度有天壤之別。

2. 力科的信道仿真基于實測，電路板上很多隨機因素都考慮進去了，而EDA軟件仿真通常基于理想的工作狀況，忽略了一些隨機因素。

問題2：信道仿真的精度?

信道仿真的精度取決于信道的S參數模型是否足夠精確。在下圖為某IC廠商驗證其SAS2芯片驅動背板的測試結果。其中一個波形是用力科示波器在TX端測試，用信道仿真計算出的RX端的波形，另一個波形是示波器直接在RX端測量到的波形，可見兩者非常接近。信道的S參數由某20G帶寬VNA測量得到。

圖六：某SAS信號在RX實測與TX測試后用信道仿真計算RX端信號波形的對比

什么是預加重/去加重(Pre-emphasis/De-emphasis)?

在圖三中我們看到，對于2.5Gbps信號，通過10、20、30、40英寸線長的背板后，接收端的眼圖隨著長度增加會逐漸閉合。原因在于信道是一個低通濾波器，隨著傳輸線長度的增加，損耗和色散會越來越大，另外，隨著頻率的增加，損耗與色散效應也越來越明顯。而當前的數字電路速度不斷提高，通常，在速率高于1GHz的數字電路中，為了把信號能傳輸更遠的距離，通常在發送端使用預加重或去加重的均衡技術。

在下圖七中左半部分是預加重。預加重保持信號的低頻部分不變，提升信號的高頻部分;而去加重衰減信號的低頻部分，保持高頻部分。預加重/去加重的目的都是提升信號中高頻部分的能量，以補償信道對高頻部分衰減過大。

圖七：預加重 VS 去加重

如果在TX端測量經過預加重/去加重的信號的眼圖，可以看到如下圖八的上半部分所示的“雙眼皮”的眼圖，而下圖八的下半部分是做3.5dB的去加重之前信號的眼圖。還有，使用去加重后，TX端信號的抖動會大于未采用加重的信號，在下面的眼圖中可以清楚的看到去

加重后眼圖

圖八：去加重前后的眼圖對比

的交叉點比去加重之前的更寬，說明在去加重后測量TX的抖動會更大些。

在當前流行的很多串行數據，比如PCIe、FBDIMM都使用了去加重技術。

高速芯片通常提供了幾種預加重/去加重程度和信號幅度可調節，以第二代的PCI Express為例，其比特率為5Gbps，有3.5dB和6.5dB兩者去加重模式。

在接下來的案例中，TX為某3.125Gbps信號源，信道為Lattice的帶有24英寸傳輸線的演示板，RX為示波器的兩個通道，即兩個標準50歐的負載。圖九中左邊的眼圖為TX端沒有預加重時RX端測量到的眼圖，右邊的眼圖為TX采用3.5dB預加重后RX端測量到的眼圖，前者眼高為93mV，后者眼高為135mV。可見使用3.5dB預加重后，接收端的眼圖得到提升。

圖九：使用預加重后接收端眼圖質量變好

預加重/去加重是廣泛應用于高速串行數據芯片的技術。在芯片設計中，芯片廠商通常提供了多種預加重/去加重的程度與信號幅度，在驅動不同信道時可以靈活選擇。

對于高速背板設計，我們可以測量不同傳輸線長度、不同背板連接器的等等情況的信道模型，用力科示波器直接在TX測量該芯片輸出的信號，使用信道仿真功能，計算出RX端的信號、眼圖與抖動。然后不斷調節芯片的預加重/去加重程度，直到獲得最佳的RX端的信號質量。

什么是預加重/去加重仿真?

力科的預加重/去加重仿真可以在把未加重信號進行預加重/去加重處理，仿真不同程度的預加重/去加重后的信號。與信道仿真配合，可以實現兩個功能：

一，對于IC設計工程師或高速系統設計工程師，可以預先估算芯片的TX端所需的均衡程度

二，對于背板設計工程師，無須修改待測試信號源的預加重或去加重程度，直接測量未作均衡的信號，結合信道仿真功能，計算出多少dB的預加重足以滿足該背板設計?或者多少dB的預加重對于某信道可實現最佳的接收端測量結果。

什么是刪除“加重”?

力科示波器可以把測量到的帶有預加重/去加重的信號消除“加重”，得到沒有采用“加重”技術的信號。由于采用去加重后的信號的數據相關性抖動DDj會更大些，所以對刪除“加重”后的信號來分析其總體抖動、固有抖動更準確。

圖十：力科預加重/去加重仿真的用戶界面

什么是均衡器仿真?

力科眼圖醫生支持目前最流行的CTLE、FFE、DFE三種均衡器。關于這幾種均衡器的理論介紹，可參考一些通信理論書籍，在這里僅作簡要介紹。

CTLE均衡器

Continuous Time Linear Equalization均衡器(簡稱CTLE)即連續時間線性均衡器，是一種常見的線性均衡器。在最新的USB3.0中使用了CTLE均衡器。USB3.0的速度高達5Gbps，在不久的將來會在計算機、消費電子類產品上廣泛應用。由于USB3.0的速度很高，當USB電纜較長時，RX端眼圖很可能已閉合，這時分析眼圖與抖動是沒有意義的。使用力科眼圖醫生的CTLE均衡仿真后，對均衡后信號測量眼圖與抖動指標，可以精確的驗證其性能。結合力科的信道仿真功能，直接測量USB3.0的TX，可以迅速評估不同的信道是否需要均衡?或者均衡后的性能指標。

USB的官方組織規定了USB3.0使用的CTLE均衡器的參數，如下圖11左上部分為均衡器的頻響，右上方的表格是均衡器的參數，下方是力科示波器中集成了USB3.0的均衡器參數，可方便調用。

CTLE均衡器的優點是功耗低、實現起來很簡單、不會增大抖動。

圖11：USB3.0的CTLE均衡器參數設置

FFE均衡器

Feed Forward Equalization均衡器(簡稱FFE)是一種常見的模擬均衡器，如下圖12所示，由延遲電路(Delay)、乘法器、加法器組成，延遲電路的時間延遲正好是1個比特，Tap系數(tap level)是每一級乘法器(放大器)的增益，輸入信號通過每一級處理后相加得到輸出波形，即FFE均衡后的波形。

圖12：FFE均衡器示意圖

如下圖13所示為某3階FFE均衡器(3個tap)的系統簡化示意圖，輸入信號為左上角的紅色信號，淡紫色虛線標識的波形是理想的信號波形，由于信道使到達RX的信號惡化，均衡器的輸入信號相比理想波形，其幅度較低、上升時間與下降時間較慢。第一、二、三級乘法器的系數分別為C1=-0.3、C2=1.4、C3=-0.5。第二級乘法器的增益為1.4，可以大大提升信號的幅度，其輸出波形如下圖13粉紅色波形;第一級乘法器的系數C1=-0.3，產生一個負向的脈沖信號，用于補償信號的上升沿;第三級乘法器的系數C3=-0.5，用于補償信號的下降沿。三級乘法器的輸出相加后的信號為圖中的黑色波形，其幅度接近理想信號，上升、下降沿都比均衡器的輸入信號更快。FFE的均衡器的響應很像一個高通濾波器。在這個3-tap的FFE均衡器中，第二個乘法器是用于補償幅度的，由于前面還有一級乘法器，所以稱為pre-cursor tap=1的FFE均衡器。在使用力科FFE均衡器參數優化仿真時，需要輸入tap的數量和pre-cursor tap的數值，分析軟件會自動計算出每個tap的系數。

圖13：某3-tap的FFE均衡器的簡化示意圖

DFE均衡器

Decision Feedback Equalization均衡器(簡稱DFE)即判決反饋均衡器，是一種廣泛使用的非線性均衡器。在眼圖醫生的高級模式下可以設置DFE均衡器的參數，也可以自動優化出DFE均衡器的參數。如下圖14所示為某3-tap的 DFE均衡器的示意圖。 DFE均衡器中包括了延時電路、乘法器和加法器，和FFE均衡器有些相似。不過DFE的反饋回的信號是二進制信號，而FFE反饋的是模擬信號。在DFE均衡器仿真時，只需在眼圖醫生中輸入tap的數值，分析軟件會自動計算出每個tap的系數。

圖14：某3-tap的DFE均衡器的簡化示意圖

DFE不會放大噪聲與串擾，易于實現，在高速收發器芯片中非常流行。比如Altera和Xilinx的某些FPGA的收發器就集成了DFE和CTLE。

均衡器仿真的作用

對于5Gbps以上的串行鏈路，RX端通常使用了均衡器，如果用示波器在RX端測量，只能得到未均衡的信號，可能其眼圖已閉合，無法從物理層的測試手段驗證接收端的性能。使用均衡器仿真后，可以計算出均衡后的波形、眼圖和抖動，能進一步驗證真正的接收端的電氣特性。

另外，對于高速收發器芯片廠商，使用力科的均衡器仿真，可以預估某信道最適合的均衡器以及相關參數。大大加快了芯片的設計與驗證速度。

圖15：某8.5Gbps驅動24英寸傳輸線的均衡器優化

在圖15中，最上面的眼圖是直接測量某8.5Gbps信號的眼圖;中間的眼圖是TX端做了6.5dB預加重后，通過24英寸微帶線的PCB后在RX端測量的眼圖，可見眼圖已閉合;在下方的

眼圖是接受端使用4-tap的DFE和5-tap的FFE后測量的眼圖，可見通過RX端均衡后，眼高達到400mV，信號質量得到很大的改善。

結語

眼圖醫生提供了高速串行鏈路的發送端、信道、接收端的全方位的仿真與分析能力，改變了傳統的高速串行設計的研發與調試方式。配合力科30GHz帶寬的實時示波器SDA830Zi，可以實現當前流行的10G信號的信道仿真、均衡仿真、以及全面的測量與分析。

審核編輯：湯梓紅