色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

用于解碼器IP設計和合規性驗證的比特流和軟件工具鏈DVK

哲想軟件 ? 來源:哲想軟件 ? 作者:哲想軟件 ? 2022-10-08 11:06 ? 次閱讀

DVK是用于解碼器IP設計和合規性驗證的比特流和軟件工具鏈。它是芯片RTL設計、目標設備集成(如智能手機智能電視、機頂盒)、發貨給客戶前的軟件堆棧驗證的必備工具。它經過精心構造,盡可能緊湊,在設計過程中實現最大覆蓋范圍并最小化驗證時間。

DVK 定義

VQ DVK 的意思是:

視頻解碼器認證

一套全面的測試比特流、可配置的編碼器和分析工具,用于驗證解碼器是否符合標準以及圖形報告

適用于VVC、AVS3、AV1、HEVC、VP9解碼器開發人員的強大驗證環境

允許將測試解碼器的輸出與“已知正確”結果進行比較的工具

一種旨在確定解碼器設計異常以節省驗證和支持成本的工具

我們為每個編解碼器提供不同的工具- VVC、AV1、HEVC、VP9。它們中的每一個在一組流和它們的數量上都是不同的。例如,VQDVK VVC 由以下比特流組組成:

語法 -方便的小尺寸(小分辨率和僅1-2 幀)以最大限度地覆蓋每個語法元素和基本對的交叉覆蓋。一個測試流- 一個功能,獨立進行單獨的“編碼塊”設計。適用于初始RTL 設計。

壓力 -包括語法流所涵蓋的所有功能,分辨率更高,幀數更多。適合解碼器設計的高級階段。

性能 -測試硬件解碼器速度的極限。有利于最終驗證以證明符合級別要求。

錯誤恢復 -一組不完全兼容的比特流,用于測試解碼器對錯誤的魯棒性和恢復能力。有利于最終驗證以提供可行的最終用戶產品

主要特征

在本文中,我們將介紹VQDVK 的主要功能,即:

一體化

特殊流

交叉覆蓋

分析工具

一體化

19619c66-45d5-11ed-96c9-dac502259ad0.png

立即“開箱即用”的好處。DVK合規流可以立即集成到任何CI或驗證管道中,以證明客戶的產品。

特殊流

1aa8e548-45d5-11ed-96c9-dac502259ad0.png

需要一些特別的東西嗎?不是問題!DVK團隊可以請求特殊流(應在合同中討論),也可以使用非常靈活的編碼器設計輕松生成:DVK的編碼器基于參考并支持配置文件。在配置文件的幫助下,用戶可以生成他們想要的任何流,因為任何語法元素都可以定義為開/關或特定值,例如“pps_init_qp_minus26”(VVC的語法元素示例之一)。作為一個附加示例,使用這種方法,如果啟用“filmgrain”組(AV1示例)的所有元素以在驗證期間測試此功能,則可以生成流。

交叉覆蓋

1aba0544-45d5-11ed-96c9-dac502259ad0.png

有時簡單的一維覆蓋是不夠的。這就是DVK 在 VVC報告中引入 CrossCoverage的原因。CrossCoverage是 2D報告:為了降低成本,它需要智能,因此在某些情況下需要使用一些背景知識(另一個元素)檢查元素覆蓋率

分析工具

1ae908f8-45d5-11ed-96c9-dac502259ad0.png

分析工具是生成代碼、語法和交叉覆蓋率報告(跨平臺html格式)并分析流并檢查流集是否可以降低的專用工具。

非常重要的是,分析工具可以用于任何一組流。因此,如果一個組織已經擁有他們的流視頻庫,則可以通過這些工具輕松地對其進行分析、縮減或比較。





審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 解碼器
    +關注

    關注

    9

    文章

    1143

    瀏覽量

    40717
  • 編碼器
    +關注

    關注

    45

    文章

    3638

    瀏覽量

    134426
  • RTL
    RTL
    +關注

    關注

    1

    文章

    385

    瀏覽量

    59759

原文標題:ViCueSoft:解碼器驗證套件(VQDVK) 的主要優點

文章出處:【微信號:哲想軟件,微信公眾號:哲想軟件】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    了解FPGA比特流結構

    比特流是一個常用詞匯,用于描述包含FPGA完整內部配置狀態的文件,包括布線、邏輯資源和IO設置。大多數現代FPGA都是基于SRAM的,包括Xilinx Spartan 和Virtex 系列。在
    發表于 11-30 10:59 ?1115次閱讀

    無法生成比特流

    你好,我使用Vivado 2017.4;當我運行Synthesis和Implementation時,一切似乎都可以。但是,當我想生成比特流文件時,沒有任何錯誤消息發生。.runs / impl_l
    發表于 11-09 11:37

    無法生成比特流

    'hdcp@2015.09'未經許可.IPCP功能在IP GUI上也不可用(灰顯)。忽略此嚴重警告后,我們能夠生成,合成,放置和路由知識產權。但無法生成比特流。錯誤是:[Common 17-69]命令失敗:此
    發表于 01-03 11:06

    無法使用硬件評估許可證生成比特流

    嗨,我想嘗試色度重采樣IP。所以我獲得了硬件評估許可證,以便在我的主板上進行測試。但是,在比特流生成過程中,我得到了:[Common 17-69]命令失敗:此設計包含一個或多個不允許生成比特
    發表于 01-08 10:07

    比特流是什么

    `請問比特流是什么?`
    發表于 08-23 16:24

    USRP解碼比特流錯誤

    1.為什么用USRP發送數字調制信號后,如FSK和QPSK,接收端解碼出來的比特流都是不對的?
    發表于 08-28 09:18

    如何使用Vivado生成特定的部分比特流

    Mul7.穆添加8. Mul Sub9. Mul Mul現在我希望為上述任何一種組合提供完整的比特流(比如Add Add)。并且我希望部分比特流用于所選擇的組合,即添加用于部分區域1和1。 2,Sub
    發表于 05-05 09:42

    請問如何在沒有靜態路由的情況下生成部分比特流

    的模塊。之后,我可以執行實現和位生成,該工具將創建完整和部分比特流。通過這種方式,我將得到4個比特流,兩個部分(每個可重新配置模塊一個比特流 - 讓我們稱之為BIT_A)和兩個完整(一
    發表于 06-04 08:52

    是否需要在flash上??切換黃金比特流和多重比特流的位置?

    嗨專家, 我正在使用spartan-6 FPGA進行多重啟動實驗。我發現位文件位于ug380上,如下圖所示。黃金比特流位于閃存的下部塊上,多重引導比特流位于閃存的較高塊上。 因此,如果我想使用保護區
    發表于 06-09 17:43

    Xilinx是否有用于比特流加密的文檔

    你好,我只是想知道Xilinx是否有用于比特流加密的文檔(或教程)。 UG191的第33-35頁有一些簡短的說明,但我不知道Xilinx是否喜歡逐步實施。謝謝。強
    發表于 06-15 13:39

    匹配位置對比特流隨機的影響研究

    本文闡述了IP 報文標識字段比特流隨機的評價標準,通過對大量實測報文進行統計分析證明了比特流的匹配位置對隨機測度值有一定影響。結果表明,標識字段
    發表于 08-04 08:20 ?19次下載

    英特爾壓力比特流和編碼提高質量并加速比特流分析

    通過分支和語法覆蓋提高質量并加速比特流分析 - 英特爾壓力比特流和編碼(英特爾?SBE)
    的頭像 發表于 11-01 06:30 ?3140次閱讀
    英特爾壓力<b class='flag-5'>比特流</b>和編碼<b class='flag-5'>器</b>提高質量并加速<b class='flag-5'>比特流</b>分析

    英特爾應力比特流和編碼的作用介紹

    用于加快測試的分析工具 - 英特爾?應力比特流和編碼(英特爾?SBE)
    的頭像 發表于 11-01 06:33 ?2903次閱讀

    為什么編解碼器需要解碼器模型

    通常來說,視頻解碼器聲明支持某個配置文件和級別。配置文件可以指定有關比特深度和色度二次采樣的視頻格式,以及解碼器需要支持的以解碼比特流的一組
    的頭像 發表于 08-10 16:50 ?4087次閱讀
    為什么編<b class='flag-5'>解碼器</b>需要<b class='flag-5'>解碼器</b>模型

    使用加密和身份驗證來保護UltraScale/UltraScale+ FPGA比特流

    電子發燒友網站提供《使用加密和身份驗證來保護UltraScale/UltraScale+ FPGA比特流.pdf》資料免費下載
    發表于 09-13 17:14 ?1次下載
    使用加密和身份<b class='flag-5'>驗證</b>來保護UltraScale/UltraScale+ FPGA<b class='flag-5'>比特流</b>
    主站蜘蛛池模板: 一一本之道高清手机在线观看 | 亚洲欧洲自拍偷拍| 琪琪电影午夜理论片77网| 泷泽萝拉首部av| 久久久久久免费观看| 精品人伦一区二区三区潘金莲| 国产啪精品视频网免费| 国产成人免费不卡在线观看| 被六个男人躁到一夜同性| 91popny蜜桃臀| 97无码欧美熟妇人妻蜜桃天美| 岳扒开让我添| 越南女子杂交内射BBWXZ| 亚洲精品沙发午睡系列| 亚洲精品AV一区午夜福利| 亚欧乱亚欧乱色视频| 亚洲 欧美 综合 高清 在线| 亚洲成a人不卡在线观看| 《乳色吐息》无删减版在线观看| 日本wwwxx爽69护士| 日韩精品免费在线观看| 涩涩爱涩涩片影院| 特级做A爰片毛片免费69| 午夜亚洲WWW湿好大| 亚洲精品理论电影在线观看 | 久久人妻AV一区二区软件| 久久国产精品高清一区二区三区 | 波多野结衣 无码片| 动漫女主被扒开双腿羞辱| 俄罗斯17vidio| 国产毛片AV久久久久精品| 黄片长版看嘛| 蜜臀亚洲AV永久无码精品老司机| 暖暖日本 在线 高清| 色怕怕| 日本xxxx96| 久久国产亚洲精品AV麻豆| 免费看大黄高清网站视频在线| 欧美高跟镣铐bdsm视频| 天天狠狠色噜噜| 一品道门在线观看免费视频|