一个人的看的www的视频,鱿鱼视频在线看片,亚洲欧美日韩国产精品一区

【摘要】

某產品 EMC輻射騷擾測試超標，通過近遠場掃描配合定位分析，逐步找出騷擾源、傳播路徑，最終通過修改 PCB 走線切斷傳播路徑解決此問題。

1故障現象

某產品在進行 EMC 研發摸底測試時發現，整機輻射騷擾垂直方向測試超標，超標點頻率為 150M Hz，同時伴有 20M Hz 間隔的脈沖騷擾。在實驗室輻射騷擾的遠場掃描圖（垂直方向）如下圖 1 所示：

圖1某產品輻射騷擾遠場掃描圖（垂直）

2故障分析

首先通過將系統單板逐一下電后掃描的排除法將 150MHz 頻點騷擾源定位在系統某單板上，該單板（后文簡稱 A 單板）在系統中完成的功能為時鐘及通信控制。A 單板對外接口主要有以太網接口、光口和 HDMI 接口，其中 HDMI 接口為調試與時鐘級聯接口，輻射騷擾測試時不外接線纜。以太網接口測試時使用屏蔽網線通過電波暗室隔離底盤和輔助設備相連。拔掉A 單板網線重新進行測試，測試結果通過。但是從測試數據中可以看出，150M Hz 的騷擾頻點仍然存在，只是幅值降低了 6.8dB。通過頻譜分析儀搭配近場探頭對單板進行近場掃描，發現單板面板處靠近 HDMI 口和以太網口附近 150MHz 的騷擾較強,同時單板保護地和屏蔽網線上也有較大的騷擾。將頻譜儀掃描頻段設為從 1MHz 到 200MHz 展開，發現騷擾從 10MHz 開始出現，并且是 10MHz 的奇次諧波（10、30、50...130、150、170）。這些頻點和圖 1 遠場掃描100M Hz~200M Hz之間的騷擾頻點完全吻合。近場掃描圖如下圖 2 所示：

圖 2 該單板網口附近近場掃描圖

分析該單板的時鐘拓撲，單板上電后，FPGA 邏輯控制 10MHz 基準時鐘輸出到 HDMI 接口做為調試和級聯輸出（如下圖 3）。從近場掃描數據分析，騷擾源極有可能是單板上的這個 10M 時鐘輸出。為了進一步確認騷擾是由該時鐘引起，我們通過修改單板邏輯將輸出到HDMI 口的 10M 時鐘關閉，近場掃描 150MHz 騷擾完全消失。問題定位到此騷擾源得到具體確認。

圖 3A 單板時鐘拓撲圖（部分）

10M 時鐘騷擾如何通過網線輻射出來？查看單板原理圖，為了對 HDMI 接口信號進行靜電防護，10M_TEST 時鐘信號輸出到外部時增加了一個對保護地的 TVS（如下圖 4 所示）。該 TVS 參數為截止電壓 VRWM=15.0V, 擊穿電壓 VBR=16.7V, 結電容 C0=80pF。

圖4A單板HDMI 10M_TEST 時鐘電路

分析 A 單板 PCB（如下圖 5），Test_10M 時鐘從 FPGA 出來后通過內層走線引到 HDMI接口，途中經過 TVS 進行靜電防護，該 TVS 接單板保護地。單板保護地和數字地隔離，保護地靠近單板板邊及接口，為一狹長區域。數字地為一完整地平面，FPGA 參考地采用數字地。

圖5 A單板10M 時鐘騷擾傳播路徑

根據傅立葉(M．Fourier)分析原理證明，任何重復的波形都可以分解為含有基波頻率和一系列為基波倍數諧波的正弦波分量。根據傅里葉公式 f(t)= A0/2+ A1cos(ω1t+ψ1)+ A2cos(2ω2t+ψ2)+ A3cos(3ω3t+ψ3)+…+ Ancos(ωnt+ψn)+…展開，10M Hz 時鐘基頻會產生不同分量的高次諧波。從近場掃描數據來看，情況也是如此。同時我們知道，電容在其諧振頻率點具有阻抗最小的特性（如下圖 6 所示）。如果 10M 時鐘的產生的高頻諧波分量頻率位于 TVS 結電容的諧振頻率點附近，則諧波騷擾電流將通過 TVS 結電容，則會形成上圖 5 所示的 FPGA-TEST_10M-TVS-GNDP-FPGA 的回流路徑。當單板插入屏蔽網線后測試，有一部分共模騷擾電流將流過網線屏蔽層，形成天線效應造成輻射騷擾測試超標。為了驗證此想法，將 TEST_10M 時鐘對保護地的 TVS 去除，插上網線后在暗室遠場掃描，測試結果通過，150M 頻點完全消失。

圖 6 理想電容的頻率特性

3故障解決

EMC 的三要素為騷擾源、傳播路徑和敏感受體。騷擾源和傳播路徑得到確認后，整改的措施就變得簡單起來。我們從傳播路徑入手，將 TEST_10M 時鐘的 TVS 由保護地接到數字地，通過這樣改變了騷擾電流的回流路徑：FPGA-TEST_10M-GNDD-FPGA。騷擾電流不能再通過保護地流入到外接屏蔽線纜。經過上面整改措施后，整機的輻射騷擾結果得到了非常有效的改善，PCB 改動后的遠場測試結果如下圖 7 所示（僅列出之前不通過的垂直方向，水平方向經測試一直可以通過）。同時對改動后的單板進行了接口靜電放電和浪涌試驗，達到的指標和未改動前一致，保證 PCB 改動對 EMC 抗擾設計沒有影響。