異或門,英文名Exclusive OR Gate,簡(jiǎn)稱為XOR Gate,它是一種重要的數(shù)字邏輯門,可以實(shí)現(xiàn)異或邏輯,即當(dāng)且僅當(dāng)其中一個(gè)輸入為高時(shí),輸出為高。如果兩個(gè)輸入均為低或高,則輸出為低。
符號(hào)
眾所周知,定義電子元件有多種標(biāo)準(zhǔn)。通常情況下,一般會(huì)遵循 IEEE(電氣和電子工程師協(xié)會(huì))和 IEC(國(guó)際電工委員會(huì))標(biāo)準(zhǔn)。在IEEE和IEC標(biāo)準(zhǔn)中,異或門邏輯符號(hào)如下所示:
異或門的布爾表達(dá)式不能像AND、OR門一樣直接確定。由于異或門是一個(gè)混合門,因此異或門的輸出的布爾表達(dá)式由輸入的乘法、加法和反相的組合給出。因此,必須使用卡諾圖(K-Maps)以及真值表來(lái)推導(dǎo)XOR門的布爾表達(dá)式。
真值表
異或門的真值表如下表格所示。由此可以清楚地看出,當(dāng)兩個(gè)輸入相同時(shí),異或門會(huì)在其輸出端產(chǎn)生邏輯低電平(即邏輯“0”)(兩者都可能為低電平或兩者都可能為高電平)。
低邏輯,在其輸出端即邏輯“0”。當(dāng)兩個(gè)輸入不同時(shí),在其輸出端產(chǎn)生邏輯高值,即邏輯“1”。
上述異或門真值表的K-map表示如下圖所示:
布爾表達(dá)式
使用上面的真值表和對(duì)應(yīng)的K-Map,現(xiàn)在可以推導(dǎo)出XOR Gate的布爾表達(dá)式。如果A和B是XOR門的輸入,則其輸出為:A▔B + AB▔。
XOR輸出表示為:A⊕B ,也可以寫成:(A + B) ( A▔+ B▔ ) 。
通過(guò)應(yīng)用德摩根定律,上述布爾表達(dá)式也可以寫成: (A + B) (A▔B▔) 。
等效電路
異或門定義為具有2個(gè)輸入以執(zhí)行異或運(yùn)算的混合邏輯門。從以上計(jì)算公式可知,異或門的主要布爾表達(dá)式為:A▔B + AB▔。
因此,具有2個(gè)輸入的XOR電路是使用AND、OR和NOT門門設(shè)計(jì)的,如下圖所示:
2輸入異或門的輸出只有當(dāng)其輸入之一為高時(shí)才為高電平。如果兩個(gè)輸入相同,則輸出為低電平。
使用基本邏輯門的異或門
如果一個(gè)特定的門不能直接使用,那么可以使用多個(gè)門來(lái)設(shè)計(jì)XOR Gate。異或門可以通過(guò)使用NAND門和NOR門等基本邏輯門來(lái)設(shè)計(jì),因?yàn)樗鼈兪峭ㄓ瞄T。
1、或非門
現(xiàn)在來(lái)看看如何使用或非門實(shí)現(xiàn)XOR Gate。為此,必須重寫上面的XOR布爾方程。
Q=A▔B + AB▔
Q = A▔B + AB▔ + AA▔ + BB▔
Q = ( A▔ + B▔ ) (A + B)
Q = ( A▔ + B▔ ) (A + B) = (A' + B') (A + B)
兩邊取補(bǔ),得到:
使用德摩根定律,可以得到:
再次對(duì)兩邊取補(bǔ),最終得到:
這個(gè)等式看起來(lái)可以使用或非門來(lái)實(shí)現(xiàn)。總共需要五個(gè)或非門(兩個(gè)用于反相A和B,一個(gè)用于A和B的NOR,一個(gè)用于A'和B' 的NOR,最后一個(gè)用于獲得上述等式)。下圖顯示了使用或非門實(shí)現(xiàn)的XOR Gate。
2、與非門
接下來(lái)看看如何使用與非門實(shí)現(xiàn)XOR Gate。為此,繼續(xù)重寫上面的XOR布爾方程。
Q = A▔B + AB▔
Q = A▔B + AB▔ + AA▔ + BB▔
Q = (A + B) ( A▔ + B▔ )
Q = (A + B) ( A▔ + B▔ ) = (A + B) (A' + B')
將德摩根定律應(yīng)用于上述等式的第二項(xiàng),可以得到:
Q = (A + B) ( A▔B▔ )
現(xiàn)在需要使用與非門來(lái)實(shí)現(xiàn)這個(gè)電路,即有:
Q = A ( A▔B▔ ) + B ( A▔B▔ ) = A (AB)' + B (AB)'
兩邊取補(bǔ),得到:
最后,再次在兩邊應(yīng)用補(bǔ)碼,得到:
這個(gè)等式現(xiàn)在就可以使用與非門來(lái)實(shí)現(xiàn),這里主要使用與非門就可以了。下圖顯示了使用與非門實(shí)現(xiàn)的XOR Gate:
3、使用與門、或門和與非門
現(xiàn)在來(lái)看看如何使用NAND、AND和OR門來(lái)實(shí)現(xiàn)XOR門。為此,仍然需要重寫上面的XOR布爾方程。
Q = A▔B + AB▔
Q = A▔B + AB▔ + AA▔+ BB▔
Q = (A + B) ( A▔ + B▔ )
Q = (A + B) ( A▔ + B▔ ) = (A + B) (A' + B')
將德摩根定律應(yīng)用于上述等式的第二項(xiàng),可以得到:
Q = (A + B) ( A▔B▔ )
上述等式中的第一項(xiàng)需要一個(gè)或門,第二項(xiàng)需要一個(gè)與非門,最終等式可以使用與門獲得,如下圖所示:
脈沖操作
2輸入異或門的脈沖操作如下圖所示:
3輸入異或門
在某些情況下,需要有超過(guò)2個(gè)輸入的異或門。超過(guò)2個(gè)輸入XOR函數(shù)稱為“奇數(shù)函數(shù)”或者“模2和數(shù)(Modulo-2 sum)”。3輸入XOR門的布爾函數(shù)為:Q = A ⊕ B ⊕ C = A▔B▔C + A▔BC▔+ AB▔C▔+ ABC。
下面給出了三輸入異或門邏輯符號(hào):
3輸入異或門真值表
對(duì)于3輸入XOR門,當(dāng)奇數(shù)輸入處于高電平時(shí),則具有高輸入。因此,3輸入異或門被稱為“奇數(shù)功能或門”。
常用的TTL和CMOS邏輯異或門IC
以下是一些常用的XOR IC 的列表,僅供參考:
其中,最流行的基于TTL邏輯的異或門IC是74LS86,它是一款四路2輸入異或IC。而對(duì)于基于CMOS邏輯的異或門IC,CD4030四路2輸入異或門IC是一種主流的選擇。
7486四路2輸入異或門IC
IC 7486是一個(gè)四路2輸入異或門,即它在一個(gè)封裝中包含四個(gè)2輸入異或門,其管腳圖和管腳描述如下所示:
主要應(yīng)用
1、用于加法器
可以設(shè)計(jì)一位加法器(也稱為半加法器),它將添加兩位并產(chǎn)生一位輸出。使用異或門設(shè)計(jì)的單位加法器如下圖所示:
如果在二進(jìn)制加法中將“1”和“1”兩個(gè)位相加,得到答案“10”,在十進(jìn)制加法中得到 2。半加法器的主要原理是通過(guò)“異或”門的輸出實(shí)現(xiàn)尾隨和,并通過(guò)“與”門計(jì)算進(jìn)位。
其實(shí),可以級(jí)聯(lián)多個(gè)單位加法器電路以形成n位加法電路,從而計(jì)算較長(zhǎng)二進(jìn)制數(shù)的和。
2、偽隨機(jī)數(shù)生成
線性移位寄存器也稱為偽隨機(jī)數(shù)發(fā)生器 (PNR)。為了產(chǎn)生隨機(jī)數(shù),可以通過(guò)形成一個(gè)線性反饋移位寄存器以特定順序排列XOR邏輯門。
3、相關(guān)和序列檢測(cè)
當(dāng)所有輸入為高或低時(shí),異或門能夠產(chǎn)生低電平輸入,即0。當(dāng)在長(zhǎng)數(shù)據(jù)序列中搜索特定位序列時(shí),可以使用XOR門來(lái)找到所需的數(shù)據(jù)位序列。
在目標(biāo)序列中找到所需的數(shù)據(jù)位串的準(zhǔn)確性是通過(guò)計(jì)算獲得的0的數(shù)量來(lái)確定的。在許多通信設(shè)備(如解碼器和CDMA接收機(jī))中,一般使用相關(guān)器,用于提取一組PRN序列中特定偽隨機(jī)數(shù)序列的奇偶校驗(yàn)。
總結(jié)
以上就是異或門(XOR Gate)的相關(guān)基礎(chǔ)內(nèi)容,主要包括XOR Gate的符號(hào)、真值表和布爾表達(dá)式。與此同時(shí),還介紹了使用NOR和NAND門實(shí)現(xiàn)XOR Gate,以及一些常見(jiàn)主流的XOR IC,希望上述內(nèi)容能夠?qū)Υ蠹矣兴鶐椭?/p>
-
邏輯門
+關(guān)注
關(guān)注
1文章
142瀏覽量
24048 -
異或門
+關(guān)注
關(guān)注
1文章
32瀏覽量
17796 -
與非門
+關(guān)注
關(guān)注
1文章
123瀏覽量
12763
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論