T觸發(fā)器，英文名為“Toggle Flip – flop”。為了避免SR觸發(fā)器出現中間狀態(tài)(也稱為禁止狀態(tài))，一般只給觸發(fā)器提供一個輸入，這稱為觸發(fā)輸入或切換輸入(T)。然后，觸發(fā)器用作切換開關。切換意味著“將下一狀態(tài)輸出更改為當前狀態(tài)輸出的補充”。

其實，可以通過對JK觸發(fā)器進行簡單修改來設計T觸發(fā)器。T觸發(fā)器是單輸入設備，因此通過將J和K輸入連接在一起并給它們一個稱為T的單輸入，這樣就可以將JK觸發(fā)器轉換為T觸發(fā)器。因此，T觸發(fā)器有時也稱為單輸入JK觸發(fā)器。

T觸發(fā)器有一個切換輸入 (T) 和一個時鐘信號輸入 (CLK)，其邏輯符號如下圖所示：

T觸發(fā)器電路

一般情況下，可以通過以下任何一種方法構建一個T觸發(fā)器：

將輸出反饋連接到SR觸發(fā)器中的輸入。

將帶有T輸入和Q先前輸出的XOR(異或)連接到D觸發(fā)器中的數據輸入。

將J和K輸入連接在一起，并將其連接到JK觸發(fā)器中的T輸入。

1、使用SR觸發(fā)器構建

可以通過將AND門作為輸入連接到NOR門SR鎖存器來構造一個T觸發(fā)器。這些與門的輸入之一是從當前狀態(tài)輸出Q及其補碼Q'到各個與門的反饋，即，Q到與R 輸入相關的與門，補碼Q'到與S輸入相關的與門。

切換輸入 (T) 作為輸入共同連接到兩個與門，與門也與公共時鐘 (CLK) 信號相連。

在T觸發(fā)器中，提供一個窄觸發(fā)脈沖序列作為輸入 (T)，這將導致觸發(fā)器輸出狀態(tài)的變化。因此，這些觸發(fā)器也稱為Toggle觸發(fā)器。由SR鎖存器構成的T觸發(fā)器的電路圖如下所示：

2、使用D觸發(fā)器構建

類似地，可以通過修改D觸發(fā)器來構造T觸發(fā)器。在D觸發(fā)器中，輸出Q與T輸入異或，并在D輸入處給出。由D觸發(fā)器構成的T觸發(fā)器電路如下所示：

3、使用JK觸發(fā)器構建

T觸發(fā)器的最簡單結構是JK觸發(fā)器，JK觸發(fā)器的J輸入和K輸入連接在一起，提供T輸入。由JK觸發(fā)器構成的T觸發(fā)器的邏輯電路如下圖所示：

工作原理

T觸發(fā)器是一種邊沿觸發(fā)器件，即輸入時鐘信號從低到高或從高到低的轉換將導致觸發(fā)器的輸出狀態(tài)發(fā)生變化，其真值表如下所示。

如上所述，T觸發(fā)器是一種邊沿觸發(fā)器件。例如，考慮一個由NAND SR鎖存器制成的T觸發(fā)器，如下圖所示：

如果輸出Q=0，則上NAND(NAND C)門處于禁用狀態(tài)(沒有任何支配輸入)，而下NAND(NAND D)門處于啟用狀態(tài)(來自Q的反饋是支配輸入)。這意味著，T輸入將RS'觸發(fā)器的輸入條件設置為R'=1和S'=0。如果你觀察RS'觸發(fā)器的真值表，這個條件將設置輸出。因此，Q變?yōu)?。

如果輸出Q =1，則上NAND門處于啟用狀態(tài)，而下NAND門處于禁用狀態(tài)。這允許T輸入將RS'觸發(fā)器的輸入設置為R'=0和S'=1。這將使觸發(fā)器復位，即Q=0。

簡單來說，T觸發(fā)器的操作是：

當T輸入為低電平時，T觸發(fā)器的下一個狀態(tài)與當前狀態(tài)相同。

T=0并且當前狀態(tài)=0，然后下一個狀態(tài)=0

T=0并且當前狀態(tài)=1，然后下一個狀態(tài)=1

當T輸入為高電平并且在時鐘信號的正向轉換期間，T觸發(fā)器的下一個狀態(tài)是當前狀態(tài)的補碼。

T=1并且當前狀態(tài)=0，然后下一個狀態(tài)=1

T=1并且當前狀態(tài)=1，然后下一個狀態(tài)=0

由于每個輸入觸發(fā)交替改變SET和RESET輸入，觸發(fā)器就會切換。因此，要完成一個完整周期的輸出波形，需要兩次觸發(fā)。這意味著T觸發(fā)器以輸入頻率的一半頻率產生輸出。因此，T觸發(fā)器將充當“分頻電路”。

T觸發(fā)器的主要缺點是觸發(fā)器在施加觸發(fā)脈沖時的狀態(tài)只有在前一個狀態(tài)已知時才能知道。

通常情況下，T觸發(fā)器不能用作IC。因此，可以使用JK觸發(fā)器、SR觸發(fā)器和D觸發(fā)器來構造它們。由JK觸發(fā)器制成的T觸發(fā)器符號如下圖所示：

主要應用

T觸發(fā)器的應用也是廣泛的，下面簡單列舉幾個重要應用：

分頻電路

2位并行加載寄存器

1、分頻電路

通過將互補輸出Q'反饋到T輸入，T觸發(fā)器可用作“分頻電路”。使用T觸發(fā)器的分頻器的邏輯符號如下所示：

如果T觸發(fā)器的輸入時鐘頻率為“f”Hz，則輸出Q處的脈沖頻率為“f/2”Hz。因此，可以級聯許多這樣的分頻器電路來進一步分頻。

2、2位并行加載寄存器

眾所周知，一般使用寄存器和移位寄存器來存儲數據。但對于寄存器等內存元素來說，大小始終是一個主要問題。因此，可以使用2位并行加載寄存器代替4位寄存器。

設計并行加載寄存器時需要考慮兩個操作：

保存數據

并行加載數據

要保持T觸發(fā)器的輸出，只需輸入T應為0，但并聯負載是一個困難的部分。

并聯負載是指在觸發(fā)器的輸出端獲取X值。為此，對X輸入和當前狀態(tài)輸出進行異或運算，并將其提供給2到1 MUX。MUX的另一個輸入是常數0(邏輯低)。MUX的輸出連接到T觸發(fā)器的輸入。

由于它是一個2位寄存器，因此需要兩種這樣的組合，2位并行加載寄存器的電路如下所示：

結論

一般來說，T觸發(fā)器，也稱為Toggle Flip Flop，是比較常用的觸發(fā)器類型。在本文中，小編簡單介紹了使用其他觸發(fā)器(如SR觸發(fā)器、JK觸發(fā)器和D觸發(fā)器)設計T觸發(fā)器的簡單方法。同時也介紹了T觸發(fā)器工作原理、應用電路等相關知識，希望以上內容對大家有所幫助。