EDA 覆蓋電子系統設計的全環節

電子設計自動化（Electronic Design Automation，EDA）技術是指包括電路系統設計、系統仿真、設計綜合、PCB版圖設計和制版的一整套自動化流程。隨著計算機、集成電路和電子設計技術的高速發展，EDA 技術歷經計算機輔助設計（CAD）、計算機輔助制造（CAM）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程設計（CAE）等發展歷程，已經成為電子信息產業的支柱產業。

EDA 產品線繁多，根據 EDA 工具的應用場景不同，可以將 EDA 工具分為數字設計類、模擬設計類、晶圓制造類、封裝類、系統類等五大類，其中系統類又可以細分為 PCB、平板顯示設計工具、系統仿真及原型驗證和 CPLD/FPGA設計工具等。

數字設計類工具主要是面向數字芯片設計的工具，是一系列流程化點工具的集合，包括功能和指標定義、架構設計、RTL 編輯、功能仿真、邏輯綜合、靜態時序仿真（Static Timing Analysis，STA）、形式驗證等工具。

模擬設計類工具主要面向模擬芯片的設計工具，包括版圖設計與編輯、電路仿真、版圖驗證、庫特征提取、射頻設計解決方案等產品線。

晶圓制造類工具主要是面向晶圓廠/代工廠的設計工具，該類工具主要是協助晶圓廠開發工藝并且實現器件建模和仿真等功能，同時也是生成 PDK 的重要工具，而 PDK 又是作為晶圓廠和設計廠商的重要橋梁的作用，因此可見 EDA工具和工藝綁定緊密，并且隨著摩爾定律的推進需不斷升級迭代。晶圓制造類工具包括器件建模、工藝和器件仿真（TCAD）、PDK 開發與驗證、計算光刻、掩膜版校準、掩膜版合成和良率分析等。

封裝類工具主要是面向芯片封裝環節的設計、仿真、驗證工具，包括封裝設計、封裝仿真以及 SI/PI（信號完整性/電源完整性）分析。隨著芯片先進封裝技術發展以及摩爾定律往前推進，封裝形式走向高密度、高集成及微小化，因此對于封裝的要求和難度有較大提高，目前高性能產品需要先進的集成電路封裝，如將多芯片的異質集成封裝方式、基于硅片的高密度先進封裝（HDAP）、FOWLP、2.5/3DIC、SiP 和 CoWoS 等。

在系統類 EDA 領域，EDA 工具可分為 PCB 設計、平板顯示設計、系統仿真工具（Emulation）、CPLD/FPGA 等可編程器件上的電子系統設計。EDA 工程的范疇不斷擴展到下游電子系統應用，如果沒有 EDA 技術的支持，想完成先進的電子系統設計機會是不可能的，反過來，生產制造技術的不斷進步又必將會對 EDA 技術提出新的要求。

在系統類 EDA 中，印刷電路板（PCB）主要用作電子系統的載體，工程師通常將集成電路元器件焊接在 PCB 上完成整個電子系統的搭建、控制、通信等功能。目前主流的 PCB 工具有 Cadence 的 Allegro、Mentor Graphics 的 Xpedition及 Zuken 的 CR 等，國產 PCB 廠商有立創 EDA 等。

平板顯示設計主要應用于面板的研發、生產和制造，國內 EDA 公司華大九天已經具備在平板顯示領域全流程的工具，并且基本覆蓋國內主要的面板廠商客戶。

系統仿真工具（Emulation），與傳統的仿真工具（Simulation）不同，主要聚焦于系統級別的仿真，廣泛應用于加速軟硬件聯合開發的場景，而傳統仿真更多聚焦于單一功能或者局部電路環節的仿真。西門子（Siemens）曾推出PAVE360 自動駕駛硅前驗證環境（pre-silicon autonomous validation environment），該產品主要意圖在于支持和促進創新自動駕駛汽車平臺的研發。PAVE360 為下一代汽車芯片的研發提供了一個跨汽車生態系統、多供應商協作的綜合環境，該系統不僅可以實現汽車硬軟件子系統、整車模型、傳感器數據融合、交通流量的仿真，甚至還仿真自動駕駛汽車最終在智能城市里面的駕駛。目前 EDA 三大巨頭都在布局系統仿真工具，主流產品包括 Synopsys 的 Zebu、Cadence 的 Palladium 和 Simens EDA 的 Veloce。

復雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）和現場可編程陣列（Field Programmable Gates Array，FPGA）最顯著的優勢在于開發周期短、投資風險小、產品上市快和硬件升級余地大等。這兩類芯片是比較特殊的芯片類型，需要與 EDA 工具協同才能工作，一般而言開發 CPLD/FPGA 的廠商都需要開發一套成熟的EDA 下載和驗證工具來實現對芯片的編程。從 CPLD/FPGA 的簡要設計流程可以看出，對工程師而言，其工序相對于傳統芯片設計流程有明顯減少。目前比較主流的可編程器件的 EDA 集成開發工具主要有 Altera 公司的 MAX+Plus和 Quartus、Xinlinx 公司的 Foundation 和 ISE，Lattice 公司的 ispDesignExpert 和 ispLever，Synopsys 的Synplify 以及 Cadence 的 Precision。

按照集成電路產業鏈劃分，集成電路 EDA 工具可以分為制造類 EDA 工具、設計類 EDA 工具及封測類 EDA 工具。器件建模及仿真類工具就屬于制造類 EDA 工具，晶圓廠（包括晶圓代工廠、IDM 制造部門等）借助器件建模及仿真、良率分析等制造類 EDA 工具來協助其工藝平臺開發，工藝平臺開發階段主要由晶圓廠主導完成，在其完成半導體器件和制造工藝的設計后，建立半導體器件的模型并通過 PDK 或建立 IP 和標準單元庫等方式提供給集成電路設計企業（包括芯片設計公司、半導體 IP 公司、IDM 設計部門等）。

設計類 EDA 工具則是基于晶圓廠或代工廠提供的 PDK或 IP 及標準單元庫為芯片設計廠商提供設計服務，芯片設計廠商采用設計類 EDA 工具完成芯片的設計。封裝類 EDA工具主要是提供封裝方案設計及仿真的功能，從而幫助芯片設計企業完成一顆芯片的全生命周期的設計服務。

數字設計 EDA 的核心環節是邏輯綜合和布局布線

數字芯片設計多采用自頂向下設計方式，可以分為五大步驟：1）系統的行為級設計，確定芯片的功能、性能指標（包括芯片面積、成本等），2）結構設計，根據芯片的特點，將其劃分為多個接口清晰、功能相對獨立的子模塊，3）邏輯設計，采用規則結構來實現，或者利用已驗證的邏輯單元，4）電路級設計，得到可靠的電路圖，5）將電路圖轉換為物理版圖。

1、系統功能描述：確定芯片規格并做好總體設計方案，是最高層次的抽象描述，包括系統功能、性能、物理尺寸、設計模式、制造工藝等，功能設計主要是為了確定系統功能的實現方案，通常是給出系統的時序圖及各子模塊之間的數據流圖，該部分工作主要是客戶向芯片設計廠商（Fabless，無晶圓設計公司）提出的設計要求。

2、邏輯設計：將系統功能結構化，通常是以 RTL（寄存器傳輸級）代碼（VHDL、Verilog、System Verilog 等硬件描述語句）、原理圖、邏輯圖等表示設計結果，完成相關設計規范的代碼編寫，并保證代碼的可綜合、可讀性，同時還需要考慮相關模塊的復用性。

3、邏輯綜合：將邏輯設計中的電路表達語句轉換為電路實現，使用芯片制造商提供的標準電路單元加上時間約束（Timing Constraints）等條件，盡可能少的元件和連線完成從 RTL 電路描述映射到綜合庫單元，得到一個在面積和時序上滿足需求的門級網表。邏輯綜合步驟是芯片前端設計中的核心環節，關系到整個芯片的 PPA 水平。

4、物理設計/布局布線：在邏輯綜合后，基本是只有邏輯和時序約束的設計結果，而物理設計/布局布線則是讓電路設計更貼近真實狀況，即加入物理約束（Physical Constraints），從而使得電路成為一個真實能夠在芯片制造商能夠生產的芯片。綜合后的網表和時序約束文件導入該環節工具中，進行布局布線，利用相關提取軟件進行寄生參數提取，并重新反饋到物理實現的布局布線軟件中，再次進行時序計算和重新優化，直到滿足時序和功耗要求為止。

5、后仿真/物理驗證：布局布線出來的結果是經過多層次的優化后的電路，為了保證該電路與最開始系統功能描述的電路功能一致，就需要進行后仿真/設計驗證，主要包括設計規則檢查（DRC）、電路版圖對照檢查（LVS）、電氣規則檢查（ERC）、寄生參數提取等。

驗證工作貫穿整個設計過程。從芯片設計角度看，以物理實現為分界，芯片設計可以劃分為前端（邏輯設計）與后端（物理設計），其實現過程中將不斷對設計進行優化，優化可能改變邏輯描述方式和結構，存在引入錯誤的風險，所以驗證貫穿整個設計過程，在每個環節都反復確保邏輯優化過程不改變功能、時序滿足目標需求、物理規則無違規等等，因此產生大量的驗證流程和工作，更涉及多方共同協作。

前端設計主要考慮邏輯和功能層面，后端設計主要目的是物理參數約束的優化。簡單而言，前端設計更多的是邏輯/功能層面的實現，實現方式是以基礎的邏輯單元進行連接設計，以實現系統需要的邏輯功能，前端設計一般沒有過多考慮物理參數的約束，比如電路間走線的長度帶來的延時等因素，僅僅考慮了單元器件的電氣物理參數。而后端設計則是重點加入了物理約束，比如某些特定電路模塊的擺放位置，以及電路間連線的物理參數也會被考量在軟件優化中，因此后端設計后的電路更接近于滿足需求的實際電路。

模擬和數字芯片設計流程對比方面，模擬芯片設計的自動化程度低于數字芯片設計。借用數字芯片設計的概念，模擬芯片設計也可以分為前后端，前端設計包括電路圖設計及生成，涉及大量的算法、計算以及假設驗證等，從自動化程度看，數字芯片在前端設計的自動化程度明顯高于模擬芯片，主要是模擬芯片需要工程師手動選型電路拓撲并且選擇合適的元器件。后端設計方面，數字電路的后端設計基本實現了全自動化，EDA 工具的性能直接影響到芯片產品的性能，模擬芯片后端設計的自動化程度較低，尤其在布局步驟方面。

后摩爾時代技術演進驅動EDA技術應用延伸拓展。后摩爾時代的集成電路技術演進方向主要包括延續摩爾定律（More Moore）、擴展摩爾定律（More than Moore）以及超越摩爾定律（Beyond Moore）三類，主要發展目標涵蓋了建立在摩爾定律基礎上的生產工藝特征尺寸的進一步微縮、以增加系統集成的多重功能為目標的芯片功能多樣化發展，以及通過三維封裝（3D Package）、系統級封裝（SiP）等方式實現器件功能的融合和產品的多樣化。其中，面向延續摩爾定律（More Moore）方向，單芯片的集成規模呈現爆發性增長，為 EDA 工具的設計效率提出了更高的要求。

面向擴展摩爾定律（More than Moore）方向，伴隨邏輯、模擬、存儲等功能被疊加到同一芯片，EDA 工具需具備對復雜功能設計的更強支撐能力。面向超越摩爾定律方向，新工藝、新材料、新器件等的應用要求 EDA 工具的發展在仿真、驗證等關鍵環節實現方法學的創新。

審核編輯：郭婷