驗(yàn)證
驗(yàn)證是芯片設(shè)計(jì)中最大的挑戰(zhàn)之一,我們已經(jīng)見識(shí)過了價(jià)格高昂的專用驗(yàn)證硬件,以及驗(yàn)證上云的潮流,這些都足以說明驗(yàn)證是芯片設(shè)計(jì)中一個(gè)多么耗費(fèi)資源的過程,這里指代的也不僅僅是硬件計(jì)算資源,還有時(shí)間資源。驗(yàn)證所耗時(shí)間甚至可能高過其他流程,這些年諸多芯片開發(fā)團(tuán)隊(duì)中的驗(yàn)證工程師人數(shù)也在逐漸增長,增速甚至已經(jīng)超過了設(shè)計(jì)工程師,然而業(yè)內(nèi)卻很少有人去優(yōu)化驗(yàn)證這個(gè)流程。Verisium驗(yàn)證平臺(tái) / CadenceAI的出現(xiàn)終于讓這個(gè)缺口出現(xiàn)了松動(dòng),不少廠商都開始利用AI去優(yōu)化驗(yàn)證這一流程,比如通過覆蓋率預(yù)測(cè)和激勵(lì)優(yōu)化來加速覆蓋率達(dá)標(biāo)。Cadence也在今年發(fā)布了Verisium AI驅(qū)動(dòng)驗(yàn)證平臺(tái),根據(jù)Cadence的說法,Verisium 的出現(xiàn)意味著SoC驗(yàn)證從單運(yùn)行單引擎算法,轉(zhuǎn)向了由AI和大數(shù)據(jù)輔助的多運(yùn)行多引擎算法,從而減少了調(diào)試周轉(zhuǎn)時(shí)間、提高了調(diào)試效率,還會(huì)自動(dòng)對(duì)失敗測(cè)試案例分類,減少人為分析的工作量。
模擬設(shè)計(jì)自動(dòng)化
相對(duì)數(shù)字IC設(shè)計(jì)來說,模擬IC的設(shè)計(jì)顯然在自動(dòng)化程度上還是差了不少的。在數(shù)字電路的設(shè)計(jì)過程中,整個(gè)流程的自由度是在逐級(jí)降低的。模擬電路設(shè)計(jì)雖然也是如此,但其下降幅度還是不比數(shù)字電路設(shè)計(jì)的,尤其是在布局布線和驗(yàn)證上,所以自動(dòng)化一直沒有提上日程,現(xiàn)階段大部分模擬電路設(shè)計(jì)主要還是取決于設(shè)計(jì)者本身的直覺、技能和經(jīng)驗(yàn)。有了AI的幫助后,EDA工具在大量數(shù)據(jù)的訓(xùn)練下給出了先進(jìn)的機(jī)器學(xué)習(xí)算法,使得模擬電路的布局布線有了更高效的自動(dòng)化流程,尤其是在約束提取和生成,布局優(yōu)化上,模擬電路的優(yōu)化和生成及仿真驗(yàn)證也可以在AI驅(qū)動(dòng)下獲得提速。如此一來,每個(gè)模擬電路設(shè)計(jì)的迭代數(shù)量會(huì)進(jìn)一步減少,芯片的上市周期也隨之縮短。系統(tǒng)集成
近幾年流行起來的UCIe、Chiplet、3D封裝等,其實(shí)都是一個(gè)系統(tǒng)集成的概念。以此引入的設(shè)計(jì)與制造優(yōu)化方案也受到了持續(xù)關(guān)注,比如DTCO等。如何集成更多的晶體管、更多的內(nèi)存以及邏輯+內(nèi)存集成,還有最后軟件聯(lián)合硬件的熱管理等,都是系統(tǒng)集成需要考慮的問題。DSO.ai在設(shè)計(jì)數(shù)據(jù)中心CPU上的表現(xiàn) / 新思那么AI該如何從系統(tǒng)集成上進(jìn)行優(yōu)化呢?答案就是提供一個(gè)更高效探索設(shè)計(jì)空間的路線,能夠給出預(yù)測(cè)模型和更快的實(shí)現(xiàn)方式,例如新思的DSO.ai和Fusion Complier,就提供了完備的AI設(shè)計(jì)方案,以求實(shí)現(xiàn)更好的PPA和更快的設(shè)計(jì)驗(yàn)收。據(jù)了解,新思的這些方案最近在臺(tái)積電的N3E工藝上得到了驗(yàn)證,為高性能計(jì)算、AI和移動(dòng)設(shè)備等計(jì)算密集負(fù)載提供了增強(qiáng)的功耗、性能和良率。
寫在最后
其實(shí)一旦芯片設(shè)計(jì)進(jìn)入AI輔助的時(shí)代,也對(duì)設(shè)計(jì)工程師們提出了相應(yīng)的更高要求,因?yàn)椴簧俚图?jí)設(shè)計(jì)問題已經(jīng)被AI預(yù)測(cè)、優(yōu)化和生成給解決了。設(shè)計(jì)工程師們需要在更高層級(jí)的設(shè)計(jì)上實(shí)現(xiàn)創(chuàng)新,比如系統(tǒng)/軟件聯(lián)合優(yōu)化等等,這樣自己才不會(huì)被“優(yōu)化”掉。設(shè)計(jì)工程師們的專業(yè)技能,未來也會(huì)更加趨向于數(shù)據(jù)科學(xué)家需要掌握的技能,而數(shù)據(jù)科學(xué)家們也說不定會(huì)因此獲得搶設(shè)計(jì)工程師飯碗的機(jī)會(huì)。
聲明:本文由電子發(fā)燒友原創(chuàng),轉(zhuǎn)載請(qǐng)注明以上來源。如需入群交流,請(qǐng)?zhí)砑游⑿舉lecfans999,投稿爆料采訪需求,請(qǐng)發(fā)郵箱huangjingjing@elecfans.com。
更多熱點(diǎn)文章閱讀
- 董明珠:格力為特斯拉供應(yīng)底盤裝備,白電企業(yè)對(duì)“造車”達(dá)成共識(shí)?
- 俄羅斯生產(chǎn)首顆純國產(chǎn)通信衛(wèi)星!俄衛(wèi)星實(shí)力有多強(qiáng)?
- 歐盟統(tǒng)一充電接口!蘋果:確定改用USB-C!
- Marvell大幅裁撤中國研發(fā)團(tuán)隊(duì),但另一市場(chǎng)正加大在華投資
- 警惕!德州儀器:芯片需求疲軟,正從消費(fèi)電子蔓延至工業(yè)領(lǐng)域!
原文標(biāo)題:放心交給AI解決的芯片設(shè)計(jì)痛點(diǎn)
文章出處:【微信公眾號(hào):電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
-
電子發(fā)燒友網(wǎng)
+關(guān)注
關(guān)注
1010文章
544瀏覽量
164395
原文標(biāo)題:放心交給AI解決的芯片設(shè)計(jì)痛點(diǎn)
文章出處:【微信號(hào):elecfans,微信公眾號(hào):電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論