色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

SV Structure作為module的input/output

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 作者:芯片驗證工程師 ? 2022-11-08 09:51 ? 次閱讀

在SV中可以使用結構體作為模塊的輸入或輸出,這使得它可以更加清晰地傳遞更多的信號,以簡化RTL代碼,類似于interface。

typedef struct {
 bit [7:0] intr = 'h AA;
 logic [23:0] addr = 'h FF_FF_FF;
 } ext;
 
 module SU (
 output ext extOut);
 
 assign extOut = '{intr: 8'hFF, addr:24'haa_aa_aa};
 initial begin
 #1; $display($stime,,, "extOut = %p", extOut);
 end
 endmodule
 
 module top;
 ext extIn;
 //connect extOut of 'SU' with extIn of 'top'
 SU SUInst(.extOut(extIn));
 initial begin
 #2; $display($stime,,, "extIn = %p", extIn);
 end
 endmodule

仿真log:

 1 extOut = '{intr:'hff, addr:'haaaaaa}
 2 extIn = '{intr:'hff, addr:'haaaaaa}
 V C S S i m u l a t i o n R e p o r t

在上面的例子中,我們首先定義了一個名為“ext”的unpacked struct,然后直接作為module的output。

再聲明一個moudle top,連接到這個struct。最后打印表明這個結構體確實完成了連接,打印相同的信息

struct可以作為參數傳遞給task或function,前提是這個struct需要先使用typedef聲明為用戶自定義類型

typedef struct {
 logic [31:0] addr;
 logic [63:0] data;
 logic [3:0] BEnable;
 } control;
 function Dbus (input control ct1);
 ….
 endfunction

審核編輯:湯梓紅
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Module
    +關注

    關注

    0

    文章

    68

    瀏覽量

    12851
  • SV
    SV
    +關注

    關注

    0

    文章

    6

    瀏覽量

    13932
  • Struct
    +關注

    關注

    0

    文章

    31

    瀏覽量

    10864

原文標題:SV Structure作為module的input/output

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Input Filter Design for Multiple-Module DC Power Systems

    Input Filter Design for Multiple-Module DC Power Systems[/hide]
    發表于 10-12 08:54

    求助,FPGA,I/O口作input,輸入外部控制信號與作output有什么區別?

    FPGA的I/O口如果作為input,輸入外部控制信號,電平還有其他設置等等,與作output時有什么區別?
    發表于 06-21 12:50

    使用SystemVerilog來簡化FPGA中接口的連接方式

    解釋一句:文件格式都是.sv,這是因為SystemVerilog的語法都是包含Verilog的。  module top(  input clk,  input rst,  
    發表于 01-08 17:23

    SV Structure作為moduleinput/output

    a t i o n R e p o r t在上面的例子中,我們首先定義了一個名為“ext”的unpacked struct,然后直接作為moduleoutput。再聲明一個moudle top,連接
    發表于 11-10 15:30

    Input and Output Capacitor Sel

    ABSTRACTWhen designing with switching regulators, application requirements determine howmuch input
    發表于 11-16 17:05 ?36次下載

    LTM8001: 36VIN, 5A μModule (Power Module) Regulator with 5-Output Configurable LDO Array Data Sheet

    LTM8001: 36VIN, 5A μModule (Power Module) Regulator with 5-Output Configurable LDO Array Data Sheet
    發表于 01-28 10:26 ?1次下載
    LTM8001: 36VIN, 5A μ<b class='flag-5'>Module</b> (Power <b class='flag-5'>Module</b>) Regulator with 5-<b class='flag-5'>Output</b> Configurable LDO Array Data Sheet

    LTM4656/LTM4656-1: Synchronous Boost μModule Regulator with Input-Output Short Protection Data Sheet

    LTM4656/LTM4656-1: Synchronous Boost μModule Regulator with Input-Output Short Protection Data Sheet
    發表于 01-29 14:47 ?1次下載
    LTM4656/LTM4656-1:  Synchronous Boost μ<b class='flag-5'>Module</b> Regulator with <b class='flag-5'>Input-Output</b> Short Protection Data Sheet

    SystemVerilog中的Packed Structure

    一個packed structure有很多的bits組成,這些bit在物理上連續存儲。packed structure只允許包含packed數據類型。
    的頭像 發表于 11-07 10:17 ?2245次閱讀

    SV Structure作為moduleinput/output

    SV中可以使用結構體作為模塊的輸入或輸出,這使得它可以更加清晰地傳遞更多的信號,以簡化RTL代碼,類似于interface。
    的頭像 發表于 11-08 09:51 ?798次閱讀

    Virtual Input/Output IP核的幾個重要參數

    大家好!今日給大家介紹下Virtual Input/Output IP 核的幾個重要參數。
    的頭像 發表于 06-01 09:18 ?1550次閱讀
    Virtual <b class='flag-5'>Input</b>/<b class='flag-5'>Output</b> IP核的幾個重要參數

    MAX14906: Quad-Channel Industrial Digital Output, Digital Input Data Sheet MAX14906: Quad-Channel Industrial Digital Output, Digital Input D

    電子發燒友網為你提供ADI(ADI)MAX14906: Quad-Channel Industrial Digital Output, Digital Input Data Sheet相關產品參數
    發表于 10-13 18:44
    MAX14906: Quad-Channel Industrial Digital <b class='flag-5'>Output</b>, Digital <b class='flag-5'>Input</b> Data Sheet MAX14906: Quad-Channel Industrial Digital <b class='flag-5'>Output</b>, Digital <b class='flag-5'>Input</b> D

    MAX22195: High-Speed, Octal, Industrial Digital Input with Parallel Output Data Sheet MAX22195: High-Speed, Octal, Industrial Digital Input

    電子發燒友網為你提供ADI(ADI)MAX22195: High-Speed, Octal, Industrial Digital Input with Parallel Output Data
    發表于 10-17 19:15
    MAX22195: High-Speed, Octal, Industrial Digital <b class='flag-5'>Input</b> with Parallel <b class='flag-5'>Output</b> Data Sheet MAX22195: High-Speed, Octal, Industrial Digital <b class='flag-5'>Input</b>

    SV線程的使用和控制

    module (模塊)作為SV從Verilog繼承過來的概念,自然地保持了它的特點除了作為RTL模型的外殼包裝和實現硬件行為, 在更高層的集成層面,模塊之間也需要通信和同步。
    的頭像 發表于 10-21 17:30 ?854次閱讀
    <b class='flag-5'>SV</b>線程的使用和控制

    verilog中inputoutput作用

    在Verilog中,inputoutput用于定義模塊的輸入和輸出端口。它們是用于通信的關鍵元素,定義了模塊與其它模塊之間的數據傳輸接口。通過inputoutput端口,模塊之間可
    的頭像 發表于 02-23 10:29 ?3147次閱讀

    inputoutput的用法

    輸入和輸出(input and output)是計算機科學中常用的術語,用于描述數據在計算機系統中的流動和交互。輸入是指將數據或命令送入計算機系統,輸出則是計算機系統對輸入數據進行處理后返回的結果
    的頭像 發表于 02-23 14:04 ?1803次閱讀
    主站蜘蛛池模板: 日本污ww视频网站| 久久香蕉国产免费天天| 黄色三级视频在线观看| 三级黄色网| 不卡的在线AV网站| 美女被触手注入精子强制受孕漫画| 一本大道香蕉中文在线视频观看| 久久国产精品福利影集| 国产精品卡1卡2卡三卡四| 国产伦精品一区二区三区精品| 日本人添下面的全过程| 被送到黑人性奴俱乐部| 欧美另类老少配hd| www.x日本| 日韩人妻少妇一区二区三区| 边做边爱免费视频| 三级网址在线观看| 国产精品99久久久久久AV色戒| 色吧.com| 国产热久久精| 野花香在线观看免费观看大全动漫 | 国产色播视频在线观看| 污污内射久久一区二区欧美日韩| 国产精品第100页| 亚洲精品卡2卡3卡4卡5卡区 | 又黄又肉到湿的爽文| 久久伊人中文字幕有码| a在线视频免费观看| 乳色吐息在线观看全集免费观看| 国产精品系列在线观看| 亚洲欧美一区二区三区九九九| 九九电影伦理片| 99久久精品国内| 少妇无码吹潮久久精品AV| 国产亚洲精品免费视频| 一线高清视频在线播放| 欧美videos人牛交| 免费观看桶机十分钟| c了瑜伽老师嗷嗷叫一节课视频| 日本久久精品视频| 国产亚洲中文字幕视频|