使用開源verilog仿真工具進行文件的編譯和仿真
一、本文將介紹如何使用Icarus Verilog+GTKWave來進行verilog文件的編譯和仿真。
Icarus VerilogIcarus Verilog極其小巧，支持全平臺Windows+Linux+MacOS，并且源代碼開源。通過tb文件可以生成對應的仿真波形數據文件。
通過GTKWave可以查看仿真波形圖，支持將Verilog轉換為VHDL文件。
1.安裝iverilog：
sudoapt-getinstalliverilog
安裝完成查看版本
iverilog-v
2.安裝gtkwave:
sudoapt-getinstallgtkwave
安裝完成查看版本
gtkwave-v
tb中添加:
3.編譯:
進入文件目錄，輸入命令：
iverilog*.v
編譯完成出現.out文件
生成.vcd文件
vppa.out
執行后產生的文件如下：
4.用GTKWave打開VCD文件：
gtkwaveglitch.vcd
執行完成后，彈出界面
添加波形的時候卡死，可能是glitch.vcd文件太大；
解決：
gtkwave,icarus支持vcd,lxt,lxt2 dump.
vcd通用但vcd dump太大，gtkwave不能很好的查看波形，導致崩潰。
所以最好之前用lxt或將vcd轉化為lxt格式。lxt格式是gtkwave的專用格式。
cpglitch.vcdglitch.lxt
添加波形
5.Verilog轉換為VHDL
將glitch.v文件轉換為VHDL文件glitch.vhd
iverilog-tvhdl-oglitch.vhdglitch.v
審核編輯：郭婷
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
仿真
+關注
關注
50文章
4091瀏覽量
133663 -
Verilog
+關注
關注
28文章
1351瀏覽量
110129
原文標題：開源verilog仿真工具 | iverilog+GTKWave
文章出處：【微信號：zhuyandz，微信公眾號：FPGA之家】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
車載總線監控分析及仿真工具 - VBA
INTEWORK-VBA（Vehicle Bus Analyzer）車載總線監控分析及仿真工具，是由經緯恒潤自主研發的一款專業、易用的車載總線工具。VBA集監控分析、節點仿真、測量標定
Verilog 電路仿真常見問題 Verilog 在芯片設計中的應用
。然而，在實際應用中，設計師可能會遇到各種問題，這些問題可能會影響仿真的準確性和設計的可靠性。 Verilog電路仿真常見問題 仿真環境的搭建問題
Verilog 測試平臺設計方法 Verilog FPGA開發指南
Verilog設計的仿真需求。 編寫測試文件 ： 編寫Verilog測試文件，對設計的各個模塊進行
基于EasyGo Vs工具包和Nl veristand軟件進行的永磁同步電機實時仿真
、航空航天和能源電力等實時測試和驗證至關重要的行業。 本篇內容主要介紹基于EasyGo Vs 工具包和Nl veristand軟件進行的永磁同步電機（PMSM）實時仿真。 PMSM實時仿真
芯片后仿真要點
sign-off，寫出SDF3.0用以后仿真，搭建后仿真的驗證環境，添加sc/io/macro的verilog model，仿真輸出VCD給Redhawk/Voltus做功耗/IR D
FPGA設計中 Verilog HDL實現基本的圖像濾波處理仿真
個數據：
代碼：
2、EdgeSobel的Verilog源代碼：
代碼：
3、仿真文件：EdgeSobel_tb.v
發表于 05-20 16:44
基于樹莓派5的RTL仿真體驗
test.out是目標可執行文件，但此文件執行后只會在終端上顯示仿真時文字信息，需要使用 vvp 工具將其可視化成 .vcd 文件。
其中
發表于 04-30 17:35
FPGA入門必備：Testbench仿真文件編寫實例詳解
在編寫完HDL代碼后，往往需要通過仿真軟件Modelsim或者Vivadao自帶的仿真功能對HDL代碼功能進行驗證，此時我們需要編寫Testbench文件對HDL功能
發表于 04-29 10:43
?2100次閱讀
verilog inout用法與仿真
，本文將詳細討論 inout 的用法和仿真。 首先，我們來了解一下 inout 的含義。 inout 是一種雙向信號類型，即可以作為輸入信號也可以作為輸出信號。它類似于雙向數據線，可以實現數據的雙向傳輸。在硬件設計中， inout 可以用于與外部設備進行通信，如鍵盤、鼠標
如何使用 ModelSim 進行設計仿真
ModelSim為HDL仿真工具，我們可以利用該軟件來實現對所設計的VHDL或Verilog程 序進行仿真，支持IEEE常見的各種硬件描述語
發表于 01-14 09:47
?0次下載
VCS 仿真option 解析
VCS的仿真選項分編譯（compile-time）選項和運行（run-time）選項。編譯選項用于RTL/TB的編譯，一遍是編譯了就定了，不
使用仿真模型進行拓撲分析
擴展建模技術，安森美(onsemi)使仿真精度進一步提升到更高的水平，此前我們為大家介紹了物理和可擴展仿真模型功能以及使用Cauer網絡仿真熱行為及評估各項因素對開關損耗的影響，本文將為大家帶來使用物理和可擴展
calibre后仿真參數提取
Calibre是一種先進的電子設計自動化（EDA）工具，用于電子電路的設計和仿真。它為工程師提供了一個強大的平臺，可以進行多個級別的仿真，包括電路級
工商網監
評論