閾值電壓是電子流經通道所需的最小電壓。它用V表示千的場效應管。此外，當導電通道剛準備連接到晶體管的源極和漏極觸點時，它是柵源電壓的值。這允許大量的電流流動。遷移率是測量載流子（電子或空穴）在電場存在下通過半導體的速度。半導體遷移率取決于雜質濃度、溫度、電子和空穴濃度。遷移率是電場與導電材料中載流子的漂移速度之間的比例常數。取決于半導體晶體的質量、晶體中雜質的數量和溫度。

溫度對遷移率、閾值電壓的影響及其對 HVT 和 LVT 電池延遲的影響。

隨著溫度的升高，晶格振動增加，電子被晶格散射的概率增加。因此，在高溫下，遷移率受到聲子散射的限制

其中μ代表遷移率，VTH代表閾值電壓。1 ≤α ≥ 2

我D取決于遷移率 （μ） 和閾值電壓 （V千）。漏極電流由在給定溫度和電壓下影響它的系數決定。遷移率決定了高電源電壓（VDD）。

在較低的電源電壓 （VDD） 閾值電壓 （ VT） 影響并確定漏極電流。

閾值電壓

MOSFET 閾值電壓由下式給出［2］;

其中 VFB是？在帶電壓，γ是Si的體效應參數，是費米能量。MOSFET中的閾值電壓通常被建模為隨溫度升高線性降低。

最終漏極電流由兩個因素決定：閾值電壓（ VT）和移動性（μ）。在給定溫度和電源電壓下影響漏極電流的因素。在高 V 下DD，遷移率（μ）決定漏極電流，但在低VDD時，閾值電壓決定漏極電流。

在高電源電壓下，較高的溫度會增加延遲。

在低電源電壓下，較高的溫度會降低延遲。

因此，延遲隨著溫度的升高而增加或減少，具體取決于電源電壓的大小（VDD）。

溫度反轉對電池延遲的影響

如前所述，遷移率和閾值電壓都隨著溫度的升高而降低。然而，它們對漏極電流的影響是相反的。

較低的遷移率可降低漏極電流。

較低的閾值電壓會導致（ID）漏極電流增加。

因此，可以說，隨著溫度的升高，電池的延遲會根據公式1中所述的電流（ID）變化而變化。

閾值電壓 （VTH） 降低，從而減少電池延遲。

遷移率降低導致細胞延遲增加。

閾值電壓（V千）和遷移率（μ）以占主導地位者為準，將決定小區延遲是上升還是下降。

情況 1：當 （VDD -V千）柵極過驅動電壓高，則由于溫度變化，閾值電壓的變化可以忽略不計（圖1［3］）。閾值電壓變化對延遲的影響非常小。由于電池的延遲隨著溫度的升高而增加，遷移率效應占主導地位。

（圖1）

案例 2：當 VDD低，其值接近V千。在較低節點的閾值電壓（V千）并沒有降低太多，但電源電壓已大大降低，以降低漏電功率問題（圖2［4］）。然后，閾值電壓變化V千對延遲有主要影響。

（圖 2g

在較低的 VDD和更高的溫度，電池延遲值隨著VDDV的方法千。

表1和表2包含180nm和45nm電池的延遲，兩種不同的溫度（0°C和125°C），兩種不同的電源電壓（1.8和.8v）。它觀察到細胞的延遲增加。當 （VDD -V千）柵極，過驅動電壓高。然后，由于溫度變化不充分，閾值電壓的變化可以忽略不計。因此，閾值電壓變化的影響非常小，導致電池延遲變化很小。

如表1所示，由于電池溫度升高的延遲，遷移率效應占主導地位。

當 VDD是低其值接近 V千。因此，在較低的節點上，閾值電壓（V千）沒有降低，但電源電壓降低了閾值電壓變化。

V千對延遲有主導作用，因此電池的延遲隨著溫度的升高而降低，如表2所示。

在 180 納米 CMOS 技術中，在標稱電源電壓 （V = 1.8 V） 下工作的電路的延遲隨溫度的變化［4］

（表1）

在 45 納米 CMOS 技術中，在標稱電源電壓 （V = 0.8 V） 下工作的電路的延遲隨溫度的變化 ［4］

（表2）

根據在16nm上進行的實驗結果

在較低的電源電壓下，溫度反轉效應在較高的Vt電池上更為突出。

對高VTH電池響應溫度反轉的效果更有效。SVT沒有太大變化，LVT變化最小，如表3所示，在16nm技術節點上完成。

延遲隨溫度變化 125，在 16 NM 技術中以標稱電源電壓 （V = 0.8 V） 工作

（表3）

觀察

在技術較低的節點中，電源電壓較低，并且可以看到溫度反轉的影響。從上面的實驗中可以看出，顯示細胞延遲隨著溫度的升高而降低。因此，隨著溫度的升高，VTH（閾值電壓）的影響更大，遷移率對電池延遲的貢獻很小。

因此，對于低技術中的低電平，當溫度升高時，單元延遲會降低，與較高技術節點相比，單元延遲表現出與較低節點技術的溫度相反的行為。

結論

溫度反轉會影響遷移率和閾值電壓，這些因素取決于電源電壓。如果電源電壓在與VTH相當的范圍內，則閾值電壓效應占主導地位，而如果電源電壓大于VTH則遷移率占主導地位。

審核編輯：郭婷