芯片與軟件合力推動著各類互聯應用的蓬勃發展。芯片設計團隊總是想著以不同的方式為客戶提供創新和差異化產品。在半導體行業中，芯片設計是公認的至關重要的過程，但設計和測試平臺代碼的質量同樣也是項目成功的關鍵，而這一點卻經常被忽視。 面對多種多樣的編碼風格、下游工具帶來的挑戰以及上市時間的壓力，開發者會遇到各種芯片設計錯誤，而這些錯誤會導致功能缺陷、設計迭代，甚至芯片重制。盡管市場上有一些工具可以識別設計開發過程中的RTL低效問題，但這通常發生在芯片設計的后期階段，在這一階段，開發者們已經投入了大量時間和精力。 在RTL設計早期階段進行深度分析有助于團隊識別并修復復雜的RTL問題，實現真正的左移。校驗可為團隊提供全面的檢查流程，以便能夠及早發現基本的校驗問題，并從一開始就為SoC構建功能安全性、可靠性和可移植性。 本文將介紹校驗技術的發展、誤報的處理方式，以及面對復雜設計，團隊如何快速發現設計錯誤？

代碼校驗的發展史

校驗技術已經存在數十年。 過去，團隊使用校驗技術來進行語法檢查和語義檢查。語法檢查包括驗證關鍵字和對象名稱等在代碼中的位置是否正確，語義檢查包括確定代碼中的引用是否有效。當時校驗技術的基本目標是幫助客戶解決麻煩的可移植性挑戰，即將RTL從一個SoC移植到另一個SoC，這一過程需要結構良好的模塊化RTL代碼，并且代碼要直觀簡潔、易于理解，且無需額外維護。在當時，最基本的檢查也被認為是高級檢查。 隨著產品上市時間多年來不斷縮短，開發者們決定尋找新的方法來提高生產力并系統地驗證錯誤，因此代碼校驗技術被用于在早期消除復雜錯誤，而且在設計周期的仿真綜合或布局布線階段非常有效，備受歡迎。 Rollbar的一項調查顯示，超過40%的開發者認為修復漏洞和錯誤是他們最大的痛點。故障監測工具其實并未發揮出其應有的功能，導致一些錯誤沒有被發現就呈現在客戶面前。而且芯片設計規模越大，復雜度越高，問題也就越多。

使用預先確定的規則

指導芯片設計

那么，校驗工具是如何工作的呢？ 校驗工具需要基于最新行業標準的規則來發揮作用，并根據應用領域進行分類。這些規則降低了成本門檻，設計團隊可以利用該技術快速開始硬件開發，加速啟動校驗工作流程。 雖然聽起來很容易，但制定、維護和管理這些規則集大都需要數十年的時間。 新思科技創建了GuideWare方法文檔和規則集（可通過SolvNetPlus知識庫訪問），為全球開發者提供分步框架，以滿足正確性和一致性方面的準則，盡可能地減少創建、管理和編策規則所需的時間。目前，業界已有約1,500個規則集。 此外，新思科技VC SpyGlass Lint中包含的Design Compiler兼容性規則會預先告知某些RTL結構是否會在綜合過程中得到正確處理，從而實現左移。而且，新思科技VC SpyGlass Lint中的Formality等效性檢查規則可幫助開發者確定某些編碼風格是否會在流程早期導致仿真和綜合不匹配。

融入機器學習技術的

高級校驗是怎樣的？

現在，半導體公司都相繼加快了產品上市速度，流片速度成為關鍵。流片期間，手動調試不僅耗時費力，還要有全面的知識結構。對芯片開發者來說，他們更希望能夠在開發流程的早期完成盡可能多的復雜任務。 此外，多次運行校驗檢查會產生大量的誤報，開發者更容易遺漏關鍵違例，導致枉費工夫進行不必要的修復。 因此擁有好的校驗工具非常重要。好的校驗工具不僅能夠識別語法、風格、錯誤和安全問題，還能提示具體的故障、以及導致故障的原因和解決方法。 而且現在越來越多的設計團隊要進行跨地域合作，設計目標的一致性和準確性也就成為芯片集成團隊的一大挑戰。 新思科技將最新一代的VC SpyGlass與機器學習（ML）技術相集成，以便開發者們可以快速找到違例的主要根本原因。這種集成解決方案能夠實現更智能、更快速、并減少誤報的錯誤檢測。 這是校驗領域的一大突破。這一方案將誤報減少至原來的十分之一，從而大大加快了校驗分析收斂速度，有助于開發者快速發現并修復校驗問題。

? ? ?