IBM全新AIU芯片：5nm工藝，230億晶體管！深度學習處理性能強勁！
AIU：32個處理器核心、230億個晶體管
IBM在AI芯片技術上的不斷升級
更多熱點文章閱讀
“極寒之地”！數據稱硅谷裁員占全球科技公司三分之一，至少8家企業裁員過千 AI技術“偏科”，V2X反應不及人眼？自動駕駛從L3過渡L4面臨哪些挑戰 英國阻撓中企收購！已完成收購，卻被要求剝離86%的股權！ 對標蘋果M系列芯片，高通推出Oryon芯片內核，PC市場又起戰事 轉向美國制造，蘋果大幅調整供應鏈的背后邏輯是什么？
原文標題：IBM全新AIU芯片：5nm工藝，230億晶體管！深度學習處理性能強勁！
文章出處：【微信公眾號：電子發燒友網】歡迎添加關注！文章轉載請注明出處。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
電子發燒友網
+關注
關注
1010文章
544瀏覽量
164532
原文標題：IBM全新AIU芯片：5nm工藝，230億晶體管！深度學習處理性能強勁！
文章出處：【微信號：elecfans，微信公眾號：電子發燒友網】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
IBM與Rapidus在多閾值電壓GAA晶體管技術的新突破
Rapidus 的 2nm 制程生產流程之中。 IBM 宣稱，當制程推進到 2nm 階段時，晶體管的結構會從長久以來所采用的 FinFET（鰭式場效應
如何測試晶體管的性能 常見晶體管品牌及其優勢比較
如何測試晶體管的性能 晶體管是電子電路中的基本組件，其性能測試對于確保電路的可靠性和穩定性至關重要。以下是測試晶體管
MOSFET晶體管的工藝制造流程
本文通過圖文并茂的方式生動展示了MOSFET晶體管的工藝制造流程，并闡述了芯片的制造原理。 ? MOSFET的工藝流程 芯片制造
臺積電產能爆棚：3nm與5nm工藝供不應求
臺積電近期成為了高性能芯片代工領域的明星企業，其產能被各大科技巨頭瘋搶。據最新消息，臺積電的3nm和5nm工藝產能利用率均達到了極高水平，其
CMOS晶體管的尺寸規則
CMOS晶體管尺寸規則是一個復雜且關鍵的設計領域，它涉及到多個方面的考量，包括晶體管的性能、功耗、面積利用率以及制造工藝等。以下將從CMOS晶體管
NMOS晶體管和PMOS晶體管的區別
NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導體場效應晶體管（MOSFET）類型，它們在多個方面存在顯著的差異。以下將從結構、工作原理、性能特點、應用場景等方面詳細闡述NMO
GaN晶體管和SiC晶體管有什么不同
GaN（氮化鎵）晶體管和SiC（碳化硅）晶體管作為兩種先進的功率半導體器件，在電力電子、高頻通信及高溫高壓應用等領域展現出了顯著的優勢。然而，它們在材料特性、性能表現、應用場景以及制造工藝
GaN晶體管的基本結構和性能優勢
GaN（氮化鎵）晶體管，特別是GaN HEMT（高電子遷移率晶體管），是近年來在電力電子和高頻通信領域受到廣泛關注的一種新型功率器件。其結構復雜而精細，融合了多種材料和工藝，以實現高效、高頻率和高功率密度的
芯片晶體管的深度和寬度有關系嗎
一、引言 有關系。隨著集成電路技術的飛速發展，芯片晶體管作為電子設備的核心元件，其性能的優化和制造技術的提升成為了行業關注的焦點。在晶體管的眾多設計參數中，深度和寬度是兩個至關重要的因
臺積電升級4nm N4C工藝，優化能效與降低成本
在近日舉辦的 2024 年北美技術研討會上，業務發展副總裁張凱文發表講話稱：“盡管我們的 5nm 和 4nm 工藝尚未完全成熟，但從 N5 到 N4 的光學微縮密度已提升 4%，且
M3芯片有多少晶體管
M3芯片的晶體管數量根據不同的版本有所差異。具體來說，標準版的M3芯片擁有250億個晶體管，這一數量相比前代產品M2有了顯著的提升，使得M3
工商網監
評論