關于Ezchip

上海逸集晟網絡科技有限公司成立于2018年3月。是一家專注于幫助集成電路設計企業提升設計能力、優化設計流程、提高設計生產力的軟件與服務提供商。

公司創始人及其團隊核心人員在集成電路設計行業有著15-20年豐富的工作經驗，擁有十數個SoC芯片的設計實施和直接量產的成功案例，對于整個集成電路特別是SoC的前后端設計流程有著深刻認識和獨到見解。借助核心成員多年在集成電路設計領域的項目經驗，根據SoC集成電路設計開發的共性需求，公司推出了包括SoC集成設計工具、腳本語言設計方法、SoC集成驗證框架、眾多IP集成模型等在內的SoC敏捷開發整體解決方案。

公司目前主要產品的為ezchip集成設計工具。通過web服務在線配置或文本描述的方式輸入設計意圖，該工具可自動完成芯片集成HDL源代碼、設計文檔、驗證環境及時序約束腳本的設計，通過與目前主流EDA工具的協同工作，可極大地節省SoC集成設計/驗證人力、縮短項目研發周期、提升代碼品質，使設計團隊擁有SoC敏捷開發的能力。

與此同時，公司也在自研硅IP投入了大量資源，正在自主研發包括可定制DSP，可配置多協議總線在內的多種IP。

公司產品已經得到多個集成電路設計企業的認可，手握多項專利和軟件著作權，并為業內多家知名企業提供服務。

IP產品及服務簡介

ic-studio：圖形化在線SOC集成平臺

·數字和模擬IP例化、快速連線

·系統模塊（總線、時鐘、復位等）自動生成

·方便快捷的重構迭代設計

·設計文檔自動生成

-基于web和云計算的圖形化自動設計平臺

·文檔

·系統模塊代碼

·集成代碼

·驗證代碼/環境

·軟件驅動代碼

·SDC

-快速構建、重構SOC

例化、刪除、移動、替換、重命名……

-基于bundle的快速連線和連線合法性檢查

比interface更方便、強大、安全

-圖形化配置，自動生成復雜總線

可視化定制總線，所見即所得

-系統模塊設計文檔自動生成代碼、架構圖等工程文件

保證工程文檔圖表等與代碼對應，避免簡單重復工作

-自動生成時鐘約束文件

與綜合、后端無縫對接

-自動生成軟件驅動

與驗證、測試、軟件無縫對接

memory-studio：圖形化memory wrapper生成工具

·圖形化拼接和優化memory

·自動生成memory wrapper（仿真、綜合和FPGA版本）

-從compiler工程文件導入memory庫

-自動根據優化策略拼接需要的memory wrapper，自動生成對應的RTL代碼

-同時生成仿真版本、綜合版本和FPGA版本代碼

-自動化的抽線功能

-直觀的定制拼接

低功耗設計整體解決方案

-自有analog IP

-規格化描述低功耗設計

-自動生成PMU硬件設計及與analog IP的連接

-自動生成UPF/CPF

靈活的部署方式

·公有云部署

-ezchip自有服務器，電信機房托管

-數據庫管理設計數據

·私有云部署

-提供服務器做局域網內部署

-和公有云一致的體驗和服務

審核編輯 ：李倩