色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SystemVerilog中的“l(fā)et”語法

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 作者:芯片驗證工程師 ? 2022-12-05 10:55 ? 次閱讀

相比`define的全局scope,“l(fā)et” 可以只作用在局部scope

“l(fā)et”和`define一樣也是定義了一個文本替換。

define是驗證環(huán)境開發(fā)以及RTL開發(fā)過程中的一個非常常用的技巧,但是define是全局的,這是優(yōu)點也是缺點,很容易就會對其他模塊的驗證環(huán)境產(chǎn)生干擾。

相比來說,“l(fā)et” 的使用更加安全,因為“l(fā)et”只會作用到局部。

module example;
 logic r1,r2, r3,r4,clk,clk1;
 let exDefLet = r1 || r2; 
 always @ (posedge clk) begin: ablock
 let exDefLet = r1 & r2; 
 r3=exDefLet; 
 end
 always @ (posedge clk1) begin: bblock
 r4=exDefLet; 
 end
 endmodule

就等價于

module example;
 logic r1,r2, r3,r4,clk,clk1;
 always @ (posedge clk) begin :ablock
 r3=r1 & r2; 
 end
 always @ (posedge clk1) begin: bblock
 r4=r1 || r2 ;
 end
 endmodule

如果我們使用的是`define,而不是“l(fā)et”。

module example;
 logic r1,r2, r3,r4,clk,clk1;
 `defne exDefLet r1 || r2;
 always @ (posedge clk) begin :ablock
 `defne exDefLet r1 & r2; 
 r3=`exDefLet; 
 end
 always @ (posedge clk1) begin: bblock
 r4=`exDefLet; 
 end
 endmodule

后面的全局define會覆蓋前面的define,那上面的例子就等價于

module example;
 logic r1,r2, r3,r4,clk,clk1;
 always @ (posedge clk) begin: ablock
 r3 = r1 & r2; 
 end
 always @ (posedge clk1) begin: bblock
 r4 = r1 & r2; 
 end
endmodule

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關(guān)注

    關(guān)注

    28

    文章

    1351

    瀏覽量

    110134
  • System
    +關(guān)注

    關(guān)注

    0

    文章

    165

    瀏覽量

    36977
  • LET
    LET
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    10245

原文標(biāo)題:SystemVerilog中的“l(fā)et”語法

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    cocotb的基礎(chǔ)語法SystemVerilog的常用語法對照總結(jié)

    對于信號的讀取,我們在SystemVerilog,可以直接讀取信號值,而在cocotb,其為接口變量提供了value方法屬性用于獲取信號值。
    的頭像 發(fā)表于 07-21 09:07 ?3910次閱讀
    cocotb<b class='flag-5'>中</b>的基礎(chǔ)<b class='flag-5'>語法</b>與<b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的常用<b class='flag-5'>語法</b>對照總結(jié)

    SystemVerilog的Virtual Methods

    SystemVerilog多態(tài)能夠工作的前提是父類的方法被聲明為virtual的。
    發(fā)表于 11-28 11:12 ?713次閱讀

    SystemVerilog的聯(lián)合(union)介紹

    SystemVerilog ,聯(lián)合只是信號,可通過不同名稱和縱橫比來加以引用。
    的頭像 發(fā)表于 10-08 15:45 ?1416次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的聯(lián)合(union)介紹

    systemverilog--語法詳解

    官方的一個systemverilog詳解,很詳細(xì)。推薦給打算往IC方面發(fā)展的朋友。
    發(fā)表于 06-02 09:30

    systemverilog------Let's Go

    官方的一個systemverilog詳解,很詳細(xì)。推薦給打算往IC方面發(fā)展的朋友。QQ群374590107歡迎有志于FPGA開發(fā),IC設(shè)計的朋友加入一起交流。一起為中國的IC加油!!!
    發(fā)表于 06-02 09:47

    systemverilog學(xué)習(xí)教程

    systemverilog的一些基本語法以及和verilog語言之間的區(qū)別。
    發(fā)表于 04-01 14:24

    使用SystemVerilog來簡化FPGA接口的連接方式

    開發(fā),但現(xiàn)在Vivado對SystemVerilog的支持已經(jīng)比較好了,完全可以使用SystemVerilog寫出可綜合的FPGA程序,而且FPGA開發(fā)只會使用的SystemVerilog
    發(fā)表于 01-08 17:23

    剛裝IC617建一個systemverilog的cell總是報語法錯誤怎么去解決?

      如下圖,先建一個systemverilog的cell,但是會報錯,求幫解決下。寫個最簡單的也會報語法錯誤。    
    發(fā)表于 06-24 06:24

    cocotb的基礎(chǔ)語法

    cocotb的出現(xiàn)使得我們能夠在做RTL仿真驗證時依托Python來進(jìn)行測試用例的構(gòu)建,當(dāng)我們習(xí)慣了用Verilog、SystemVerilog來構(gòu)建測試用例時,切換到cocotb后最直觀的方式便是我們能夠建立cocotb的基礎(chǔ)語法
    的頭像 發(fā)表于 07-21 09:18 ?2455次閱讀

    SystemVerilog的Shallow Copy

    SystemVerilog的句柄賦值和對象復(fù)制的概念是有區(qū)別的。
    的頭像 發(fā)表于 11-21 10:32 ?924次閱讀

    SystemVerilog帶參數(shù)的let介紹

    在上面的例子,“let包含2個參數(shù)“p”和“q”。
    的頭像 發(fā)表于 12-05 10:38 ?1076次閱讀

    SystemVerilog至關(guān)重要的結(jié)構(gòu)體和自定義類型

    在上一篇文章《SystemVerilog至關(guān)重要的的數(shù)據(jù)類型》,介紹了枚舉類型的本質(zhì)和使用語法。本文接著介紹SV同樣不可忽略的結(jié)構(gòu)體(
    的頭像 發(fā)表于 01-21 17:18 ?2247次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>至關(guān)重要的結(jié)構(gòu)體和自定義類型

    解碼國產(chǎn)EDA數(shù)字仿真器系列之二 | 如何實現(xiàn)全面的SystemVerilog語法覆蓋?

    SystemVerilog語言,是開發(fā)仿真器的一個重要任務(wù)。 ? SystemVerilog的發(fā)展歷程 ? 數(shù)字芯片的驗證技術(shù)是隨著Verilog語法的演變而演變的。 最早,Verilog是完全用來描述
    發(fā)表于 04-07 14:40 ?754次閱讀
    解碼國產(chǎn)EDA數(shù)字仿真器系列之二 | 如何實現(xiàn)全面的<b class='flag-5'>SystemVerilog</b><b class='flag-5'>語法</b>覆蓋?

    如何實現(xiàn)全面的SystemVerilog語法覆蓋

    SystemVeirlog的全面支持是開發(fā)商用仿真器的第一道門檻。市面上可以找到不少基于純Verilog的仿真器,但是真正能完整支持SystemVerilog 的仍然屈指可數(shù)。如何全面地支持SystemVerilog語言,是開發(fā)仿真器的一個重要任務(wù)。
    的頭像 發(fā)表于 07-14 15:15 ?602次閱讀
    如何實現(xiàn)全面的<b class='flag-5'>SystemVerilog</b><b class='flag-5'>語法</b>覆蓋

    javascript的基本語法遵循的標(biāo)準(zhǔn)

    的基本語法。 變量聲明與賦值 在JavaScript,可以使用關(guān)鍵字 var 、 let 或 const 聲明變量。其中, var 是舊版的聲明方式, let 和 const 是ES
    的頭像 發(fā)表于 12-03 11:35 ?2886次閱讀
    主站蜘蛛池模板: 野花影院手机在线观看 | 国产一区二区在线观看免费| 亚洲色图在线视频| bl高h文合集| 亚洲国产精品热久久| 秋霞网韩国理伦片免费看| 久久99影院| 国产福利秒拍weipai.ee| 99九九99九九九视频精品| 亚洲人成网77777色在线播放| 日韩精品欧美在线视频在线 | 春水福利app导航| 最美女人体内射精一区二区 | 国产SUV精品一区二区69| 97国产成人精品视频| 亚洲三级视频| 午夜精品久久久久久久爽牛战 | 扒开美女的内衣亲吻漫画| 中文字幕人成人乱码亚洲影视S| 亚洲第一成年网站视频| 熟女人妻久久精品AV天堂| 欧美亚洲色帝国| 免费国产久久拍久久爱| 久久精品久久久久| 扒开胸罩揉她的乳尖视频| 69精品人妻一区二区三区蜜桃| 一抽一出BGM免费50分动漫| 亚洲国产精品免费观看| 天天噜日日噜夜夜噜| 日韩视频中文字幕精品偷拍| 欧美国产一区二区三区激情无套| 久久永久影院免费| 久久久无码精品亚洲A片猫咪| 国精产品一区二区三区| 国产亚洲999精品AA片在线爽| 国产精品成人影院在线观看| 国产超碰AV人人做人人爽| 动漫美女搞鸡| 国产69精品久久久久妇女| 成人亚洲乱码在线| 成人精品综合免费视频|