色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

SystemVerilog中的“let”語法

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 作者:芯片驗證工程師 ? 2022-12-05 10:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

相比`define的全局scope,“let” 可以只作用在局部scope

“let”和`define一樣也是定義了一個文本替換。

define是驗證環境開發以及RTL開發過程中的一個非常常用的技巧,但是define是全局的,這是優點也是缺點,很容易就會對其他模塊的驗證環境產生干擾。

相比來說,“let” 的使用更加安全,因為“let”只會作用到局部。

module example;
 logic r1,r2, r3,r4,clk,clk1;
 let exDefLet = r1 || r2; 
 always @ (posedge clk) begin: ablock
 let exDefLet = r1 & r2; 
 r3=exDefLet; 
 end
 always @ (posedge clk1) begin: bblock
 r4=exDefLet; 
 end
 endmodule

就等價于

module example;
 logic r1,r2, r3,r4,clk,clk1;
 always @ (posedge clk) begin :ablock
 r3=r1 & r2; 
 end
 always @ (posedge clk1) begin: bblock
 r4=r1 || r2 ;
 end
 endmodule

如果我們使用的是`define,而不是“let”。

module example;
 logic r1,r2, r3,r4,clk,clk1;
 `defne exDefLet r1 || r2;
 always @ (posedge clk) begin :ablock
 `defne exDefLet r1 & r2; 
 r3=`exDefLet; 
 end
 always @ (posedge clk1) begin: bblock
 r4=`exDefLet; 
 end
 endmodule

后面的全局define會覆蓋前面的define,那上面的例子就等價于

module example;
 logic r1,r2, r3,r4,clk,clk1;
 always @ (posedge clk) begin: ablock
 r3 = r1 & r2; 
 end
 always @ (posedge clk1) begin: bblock
 r4 = r1 & r2; 
 end
endmodule

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    29

    文章

    1367

    瀏覽量

    112359
  • System
    +關注

    關注

    0

    文章

    166

    瀏覽量

    37904
  • LET
    LET
    +關注

    關注

    0

    文章

    11

    瀏覽量

    10383

原文標題:SystemVerilog中的“let”語法

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。

收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    cocotb的基礎語法SystemVerilog的常用語法對照總結

    對于信號的讀取,我們在SystemVerilog,可以直接讀取信號值,而在cocotb,其為接口變量提供了value方法屬性用于獲取信號值。
    的頭像 發表于 07-21 09:07 ?4342次閱讀
    cocotb<b class='flag-5'>中</b>的基礎<b class='flag-5'>語法</b>與<b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的常用<b class='flag-5'>語法</b>對照總結

    SystemVerilog的Virtual Methods

    SystemVerilog多態能夠工作的前提是父類的方法被聲明為virtual的。
    發表于 11-28 11:12 ?877次閱讀

    SystemVerilog的聯合(union)介紹

    SystemVerilog ,聯合只是信號,可通過不同名稱和縱橫比來加以引用。
    的頭像 發表于 10-08 15:45 ?1885次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>的聯合(union)介紹

    systemverilog--語法詳解

    官方的一個systemverilog詳解,很詳細。推薦給打算往IC方面發展的朋友。
    發表于 06-02 09:30

    systemverilog------Let's Go

    官方的一個systemverilog詳解,很詳細。推薦給打算往IC方面發展的朋友。QQ群374590107歡迎有志于FPGA開發,IC設計的朋友加入一起交流。一起為中國的IC加油!!!
    發表于 06-02 09:47

    systemverilog學習教程

    systemverilog的一些基本語法以及和verilog語言之間的區別。
    發表于 04-01 14:24

    使用SystemVerilog來簡化FPGA接口的連接方式

    開發,但現在Vivado對SystemVerilog的支持已經比較好了,完全可以使用SystemVerilog寫出可綜合的FPGA程序,而且FPGA開發只會使用的SystemVerilog
    發表于 01-08 17:23

    剛裝IC617建一個systemverilog的cell總是報語法錯誤怎么去解決?

      如下圖,先建一個systemverilog的cell,但是會報錯,求幫解決下。寫個最簡單的也會報語法錯誤。    
    發表于 06-24 06:24

    cocotb的基礎語法

    cocotb的出現使得我們能夠在做RTL仿真驗證時依托Python來進行測試用例的構建,當我們習慣了用Verilog、SystemVerilog來構建測試用例時,切換到cocotb后最直觀的方式便是我們能夠建立cocotb的基礎語法
    的頭像 發表于 07-21 09:18 ?3076次閱讀

    SystemVerilog的Shallow Copy

    SystemVerilog的句柄賦值和對象復制的概念是有區別的。
    的頭像 發表于 11-21 10:32 ?1167次閱讀

    SystemVerilog帶參數的let介紹

    在上面的例子,“let包含2個參數“p”和“q”。
    的頭像 發表于 12-05 10:38 ?1334次閱讀

    SystemVerilog至關重要的結構體和自定義類型

    在上一篇文章《SystemVerilog至關重要的的數據類型》,介紹了枚舉類型的本質和使用語法。本文接著介紹SV同樣不可忽略的結構體(
    的頭像 發表于 01-21 17:18 ?2871次閱讀
    <b class='flag-5'>SystemVerilog</b><b class='flag-5'>中</b>至關重要的結構體和自定義類型

    解碼國產EDA數字仿真器系列之二 | 如何實現全面的SystemVerilog語法覆蓋?

    SystemVerilog語言,是開發仿真器的一個重要任務。 ? SystemVerilog的發展歷程 ? 數字芯片的驗證技術是隨著Verilog語法的演變而演變的。 最早,Verilog是完全用來描述
    發表于 04-07 14:40 ?973次閱讀
    解碼國產EDA數字仿真器系列之二 | 如何實現全面的<b class='flag-5'>SystemVerilog</b><b class='flag-5'>語法</b>覆蓋?

    如何實現全面的SystemVerilog語法覆蓋

    SystemVeirlog的全面支持是開發商用仿真器的第一道門檻。市面上可以找到不少基于純Verilog的仿真器,但是真正能完整支持SystemVerilog 的仍然屈指可數。如何全面地支持SystemVerilog語言,是開發仿真器的一個重要任務。
    的頭像 發表于 07-14 15:15 ?880次閱讀
    如何實現全面的<b class='flag-5'>SystemVerilog</b><b class='flag-5'>語法</b>覆蓋

    javascript的基本語法遵循的標準

    的基本語法。 變量聲明與賦值 在JavaScript,可以使用關鍵字 var 、 let 或 const 聲明變量。其中, var 是舊版的聲明方式, let 和 const 是ES
    的頭像 發表于 12-03 11:35 ?3647次閱讀
    主站蜘蛛池模板: 日本边添边摸边做边爱边 | 在线观看国产精选免费 | 久久激情影院 | 四虎国产精品永久一区高清 | 亚洲 欧美 国产 伦 综合 | 泷泽萝拉首部av | 视频成人永久免费看 | 国模啪啪久久久久久久 | 美女视频秀色福利视频 | 中文字幕网站在线观看 | 边做边爱免费视频播放 | 中文字幕亚洲乱码熟女在线萌芽 | 国产精品亚洲一区二区三区久久 | 国产精品第一综合首页 | 久久国产免费 | 亚洲国产成人精品不卡青青草原 | 国语对白刺激真实精品 | 国产精品人成在线播放新网站 | 夜夜草导航 | 亚洲午夜精品A片久久WWW解说 | 亚洲成av人影院 | 看免费人成va视频全 | 熟女强奷系列中文字幕 | 高h喷水荡肉爽文总攻 | 久久久性色精品国产免费观看 | 亚洲无遮挡无码A片在线 | 亚洲精品久久一区二区三区四区 | 久久综合视频网站 | 亚洲精品免费网站 | 日韩做A爰片久久毛片A片毛茸茸 | 久久国内精品 | 在线A亚洲老鸭窝天堂AV高清 | 青青伊人网| 亚洲人精品午夜射精日韩 | 啦啦啦 中国 日本 高清 在线 | 午夜理论片YY4399影院 | 在线中文高清资源免费观看 | 1a级毛片免费观看 | 国产v综合v亚洲欧美大片 | 粉嫩极品国产在线观看 | 污污又黄又爽免费的网站 |

    電子發燒友

    中國電子工程師最喜歡的網站

    • 2931785位工程師會員交流學習
    • 獲取您個性化的科技前沿技術信息
    • 參加活動獲取豐厚的禮品