色哟哟视频在线观看-色哟哟视频在线-色哟哟欧美15最新在线-色哟哟免费在线观看-国产l精品国产亚洲区在线观看-国产l精品国产亚洲区久久

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何用AI來寫Verilog代碼?

傅里葉的貓 ? 來源:傅里葉的貓 ? 作者:傅里葉的貓 ? 2022-12-09 09:45 ? 次閱讀

最近ChatGPT大火,成功破圈,到底是什么?怎么使用?

簡單說,它是一個模型,一個語言模型!

它是以對話方式與人進行交互的AI語言模型!

但它能做的事情太多了,可以用它來寫一封請假郵件:

ca08b8de-7761-11ed-8abf-dac502259ad0.pngimage-20221208210153673

還有人用它來學英語、向它提各種問題,甚至可以用它來寫程序,很多軟件工程師都嘗試過用它來寫PythonJava編程語言,這里我們就不再嘗試了。

作為FPGA工程師,我們肯定想讓它幫我們寫Verilog!看看效果怎么樣?

ca214c5a-7761-11ed-8abf-dac502259ad0.pngimage-20221208210533770

在代碼后面甚至還有解釋:

ca3e4c42-7761-11ed-8abf-dac502259ad0.pngimage-20221208210631379

完整代碼如下:

//UARTReceiverModule
moduleuart_rx(
inputclk,
inputrx,
outputregrx_done,
outputreg[7:0]rx_data
);

//FSMstates
localparam[1:0]
IDLE=2'b00,
START=2'b01,
DATA=2'b10,
STOP=2'b11;

reg[1:0]state,next_state;
reg[3:0]bit_count;
reg[7:0]rx_shift_reg;

//Initializeoutputs
always@*begin
rx_done=0;
rx_data=0;
end

//Statetransitionlogic
always@(posedgeclk)begin
state<=?next_state;
end

//Statetransitionfunction
always@*begin
case(state)
IDLE:begin
if(rx)next_state=START;
elsenext_state=IDLE;
end
START:begin
if(rx)next_state=DATA;
elsenext_state=IDLE;
end
DATA:begin
if(bit_count==0)next_state=STOP;
elseif(rx)next_state=DATA;
elsenext_state=IDLE;
end
STOP:begin
if(rx)next_state=IDLE;
elsenext_state=STOP;
end
endcase
end

//Outputlogic
always@*begin
case(state)
IDLE:begin
bit_count=4;
rx_shift_reg=0;
end
START:begin
bit_count=3;
end
DATA:begin
bit_count=bit_count-1;
rx_shift_reg={rx_shift_reg[6:0],rx};
end
STOP:begin
rx_done=1;
rx_data=rx_shift_reg;
end
endcase
end

endmodule

雖然沒有驗證這個功能是否正確,但這個代碼的邏輯看起來應該是沒有錯的。

于是又嘗試讓它寫一個信號處理方向的:FIR抽取濾波器

ca5a0af4-7761-11ed-8abf-dac502259ad0.png

再寫個稍微復雜一點但仍然是標準的協議:apb轉axi-lite的bridge。

ca7b0cd6-7761-11ed-8abf-dac502259ad0.png

完整代碼很長,我也并沒有驗過,但大概看下來,功能基本都有。

對于過于復雜的,就無能為力了,比如:以太網協議棧。

但有個更有意思的現象,當我第一次讓它寫以太網協議棧時,它提示太難了,寫不出來。

把對話復位后,再讓它寫,它就會寫一個大概的module,里面只有些接口,后面又復位對話后再重新讓它寫了,寫出來的程序就更多了。

說明它的學習能力一直在增長。

可能現在它的功能還并不是很完善,但作為工程師,看到這么強大的功能,不禁有些感慨,我們的核心競爭力是什么?如果真的有一天,AI可以幫我們寫代碼了,我們該去做什么?

(抖個機靈:是不是到時候只需要驗證工程師了?)

最后補充一點,這個網站的注冊是需要一個國外的手機號,可能很多人弄不到,所以,如果你有什么有趣的功能想嘗試,可以跟我聯系,我來幫你試。


審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    28

    文章

    1351

    瀏覽量

    110129
  • AI
    AI
    +關注

    關注

    87

    文章

    30985

    瀏覽量

    269275
  • 語言模型
    +關注

    關注

    0

    文章

    527

    瀏覽量

    10283

原文標題:如何用AI來寫Verilog代碼?

文章出處:【微信號:傅里葉的貓,微信公眾號:傅里葉的貓】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    Verilog 與 ASIC 設計的關系 Verilog 代碼優化技巧

    Verilog與ASIC設計的關系 Verilog作為一種硬件描述語言(HDL),在ASIC設計中扮演著至關重要的角色。ASIC(Application Specific Integrated
    的頭像 發表于 12-17 09:52 ?134次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風格 VerilogVerilog 的語法更接近于 C 語言,對于有 C 語言背景的工程師來說,學習曲線較平緩。它支持結構化編程,代碼
    的頭像 發表于 12-17 09:44 ?172次閱讀

    如何自動生成verilog代碼

    介紹幾種自動生成verilog代碼的方法。
    的頭像 發表于 11-05 11:45 ?332次閱讀
    如何自動生成<b class='flag-5'>verilog</b><b class='flag-5'>代碼</b>

    Verilog硬件描述語言參考手冊

    一. 關于 IEEE 1364 標準二. Verilog簡介三. 語法總結四. 編寫Verilog HDL源代碼的標準五. 設計流程
    發表于 11-04 10:12 ?1次下載

    Verilog語法中運算符的用法

    verilog語法中使用以下兩個運算符可以簡化我們的位選擇代碼
    的頭像 發表于 10-25 15:17 ?841次閱讀
    <b class='flag-5'>Verilog</b>語法中運算符的用法

    如何利用Verilog-A開發器件模型

    何用Verilog-A來開發器件模型在建模領域將尤為重要。今天就來以簡單的例子來介紹如何開發一個Verilog-A Model。
    的頭像 發表于 10-18 14:16 ?494次閱讀
    如何利用<b class='flag-5'>Verilog</b>-A開發器件模型

    怎么樣提高verilog代碼編寫水平?

    ,共同進步。 歡迎加入FPGA技術微信交流群14群! 交流問題(一) Q:怎么樣提高verilog代碼編寫水平?Cpu 從事DFT工作。目前僅限于寫一些簡單模塊。自學的話如何提高verilog編寫水平
    發表于 09-25 20:05

    FPGA Verilog HDL代碼如何debug?

    ,共同進步。 歡迎加入FPGA技術微信交流群14群! 交流問題(一) Q:Verilog代碼如何debug?最近學習fpga,寫了不少verilog,開始思考如何debug的問題!c語言是順序執行,而
    發表于 09-24 19:16

    探討AI編寫代碼技術,以及提高代碼質量的關鍵:靜態代碼分析工具Perforce Helix QAC &amp; Klocwork

    令軟件開發人員夜不能寐的事情比比皆是。如今,他們最關心的問題不再是如何用自己喜歡的語言(C、C++、Erlang、Java 等)表達最新的算法,而是人工智能(AI)。 本文中,我們將介紹AI編寫
    的頭像 發表于 06-05 14:10 ?409次閱讀

    何用代碼在運行的時候設置程序防止被讀出?

    何用代碼在運行的時候設置程序防止被讀出
    發表于 06-03 07:24

    扎心靈魂小拷問:有了AI編寫代碼之后,軟件工程師會被AI取代嗎?

    軟件開發者們有很多讓他們焦慮的事情。他們最擔心的不再是如何用他們最喜歡的編程語言(C、C++、Erlang、Java等)表達最新的算法。相反,這種擔憂正逐漸被人工智能(AI)所取代。 在這里,我們將探討AI編寫
    的頭像 發表于 05-24 19:17 ?664次閱讀
    扎心靈魂小拷問:有了<b class='flag-5'>AI</b>編寫<b class='flag-5'>代碼</b>之后,軟件工程師會被<b class='flag-5'>AI</b>取代嗎?

    verilog調用模塊端口對應方式

    Verilog中的模塊端口對應方式,并提供示例代碼和詳細解釋,以幫助讀者更好地理解和應用。 首先,我們來了解一下Verilog中的模塊和模塊端口。一個Verilog模塊被定義為包含一組
    的頭像 發表于 02-23 10:20 ?1808次閱讀

    verilog function函數的用法

    Verilog 是一種硬件描述語言 (HDL),主要用于描述數字電子電路的行為和結構。在 Verilog 中,函數 (Function) 是一種用于執行特定任務并返回一個值的可重用代碼塊。函數在
    的頭像 發表于 02-22 15:49 ?5772次閱讀

    【國產FPGA+OMAPL138開發板體驗】(原創)5.FPGA的AI加速源代碼

    FPGA架構的優化。以下是我寫的一個簡化版的代碼,用來展示FPGA如何加速AI計算中的某個簡單操作(比如矩陣乘法)。 // Verilog代碼,用于FPGA上的
    發表于 02-12 16:18

    怎么用emac實現Verilog自動連線呢?

    我們在編寫一些比較復雜的Verilog代碼時,通常需要進行大量的手動連線工作,這種工作十分容易出錯,并且在代碼模塊的嵌套層級較多時,更改里層的一個代碼
    的頭像 發表于 01-24 10:03 ?1396次閱讀
    主站蜘蛛池模板: 无套内谢大学生A片| 在线免费观看a视频| 成人免费视频在线观看| 日韩一区二区三区精品| 国产成人免费在线| 亚洲精品www久久久久久| 久青草国产在线视频| 菠萝蜜国际一区麻豆| 亚洲99精品A片久久久久久| 久久视频这里只精品99热在线| 97视频免费观看| 甜性涩爱下载| 看 视频一一级毛片| 国产AV国产精品国产三级在线L| 亚洲三级在线视频| 欧美亚洲视频在线二区| 国产亚洲精品97在线视频一 | 在线观看免费国产成人软件| 欧美日韩精品一区二区三区四区| 国产伦子沙发午休系列资源曝光| 最新2017年韩国伦理片在线| 色AV色婷婷96人妻久久久| 久久99精品国产99久久6男男| 成 人 免费 黄 色 网站无毒下载| 亚洲精品久久99蜜芽尤物TV| 欧美久久综合性欧美| 狠狠色狠狠色综合| 大桥未久与黑人中出视频| 曰韩一本道高清无码av| 探花口爆颜射乳交日韩| 免费观看99热只有精品| 果冻传媒我的女老板| 超碰最新网站| 76人遣返航班上71人呈阳性| 午夜神器老司机高清无码| 欧美色妞AV重囗味视频| 久久久久九九| 果冻传媒视频在线播放| 国产91网站在线观看免费| 973午夜伦伦电影论片| 一级片mp4|